## Michael Roth

## **MIKROPROZESSOREN**

Wesen - Technologie - Weiterentwicklung

Aufbau - Programmierung - Anwendung



**KDT-Hochschulsektion** 


Wissenschaftliche Zeitschrift

Technische Hochschule Ilmenau

## Michael Roth

# Mikroprozessoren

Wesen - Technologie - Weiterentwicklung Aufbau - Programmierung - Anwendung



#### Vorwort

Mikroprozessoren bieten als hochintegrierte Rechner-Zentraleinheiten die Möglichkeit zu einer neuen Qualität der Informationsverarbeitung in einer außerordentlichen Vielzahl von Geräten, Maschinen und Anlagen der Produktion und der Konsumtion.

Die Leistungsfähigkeit dieser Erzeugnisse, ihre Gebrauchswerte, Qualität, Zuverlässigkeit und moralische Lebensdauer werden in immer stärkerem Maße durch das Niveau ihrer Informationsverarbeitung bestimmt.

Die Mikroelektronik stellt mit ihrem leistungsfähigsten Erzeugnis, dem Mikroprozessor, der Volkswirtschaft ein wesentliches technisches Mittel bereit, hochanspruchsvolle Aufgaben zu erfüllen. Der Entwicklungsingenieur erhält damit ein faszinierendes Bauelement in die Hand. Es gestattet ihm, alte Lösungen wesentlich zu verbessern und vor allem neue Gebrauchswerte zu finden.

Für die Hilfe beim kurzfristigen Erarbeiten der vorliegenden Schrift möchte ich Prof. M. Kehle, Vorsitzender der KDT-Hochschulsektion, und Prof. W. Liebich, Leiter des Fachbereiches Informationsverarbeitung der Sektion TBK, meinen herzlichen Dank aussprechen.

Ilmenau 1977

Doz. Dr.-Ing. M. Roth

VED RFT Meßelektronik Gresden Entwicklungsstelle Leipzig 7827 Leipzig Untere Giehstädtetr. 12-14 Zur zweiten Auflage

Die Fortschritte der Mikroelektronik international und in der DDR gestatten immer mehr eine erfolgreiche Nutzung dieser Technik. Es ist das Anliegen der erweiterten zweiten Auflage, dem entsprechend gewachsenen Informationsbedürfnis sowohl zur DDR-Technik als auch zu internationalen Mikroprozessor-Systemen zu entsprechen.

Ilmenau, 1978

Doz. Dr.-Ing. M. Roth

#### Dritte Auflage

Die vorliegende dritte Auflage ist mit Ausnahme der Korrekturen gegenüber der zweiten Auflage unveründert.

Ilmenau, 1978

Prof. Dr.-Ing. M. Roth

#### Mikroprozessoren

### Wesen - Technologie - Weiterentwicklung -Aufbau - Programmierung - Anwendung

#### Inhaltsangaben

0.	Einleitung	7		
1.	Technologie und Entwicklungstendenzen elektroni- scher Schaltkreise	10		
1.1.	Schaltkreis-Fertigungsprozeß	10		
1.1.1.	Klassischer Herstellungsprozeß mikroelektroni-			
1.1.2.	Weiterentwicklung der Fertigungeverfahren	12		
1.2.	Schaltungstechnische Elemente mikroelektroni-	14		
	scher Schaltkreise			
1.2.1.	TTL-Schaltkreise	14		
1,2,2,	PMOS-Schaltkreise	16		
1,2.3.	NMOS-Schaltkreise	16		
1.2.4.	CMOS-Schaltkreise	17		
1.2.5.	ECL-Schaltkreise	18		
1.2.6.	FAMOS-Speicherzelle	19		
1.2.7.	MNOS-Speicherzelle	20		
1.2.8.	Dynamische MOS-Speicherzelle	20		
1.2.9.	CCD-Speicherzelle	21		
1.2.10.	I <sup>2</sup> L-Schaltkreietechnik	21		
1.2.11.	Vergleich der wichtigsten Schaltkreistechniken	23		
1.3.	Entwicklungstendenzen und Grenzen der Si-Halb-	23		
	leitertechnik			
1.3.1.	Entwicklung des Integrationsgrades im Prognose-	25		
	zeitraum bis 1985/90			
1.3.2.	Perspektivische Entwicklungstendenzen der Si-	27		
	Halbleitertechnik und ihre Grenzen			
1.4.	Wertung der Mikroelektronik	30		

2.	Aufbau und Funktion mikroelektronischer Schalt-	32	
	kreise		
2.1.	Mikroprozessoren	33	
2.1.1.	Mikroprozessor FW Erfurt U808D	34	
2.1.2.	•	56	
2.1.3.		58	
2.1.4.	·	61	
2.1.5.	Mikroprozessor Zilog Z 80	63	
2,1.6.	Mikroprozessor Zilog Z 8	75	
2.1.7.	Datenvergleich von Mikroprozessoren	84	
2.2.	Mikroprozeesor-Speicher	86	
2.2.1.	ROM*s	86	
2.2.2.	RAM's	89	
2.3.	Mikroprozessor-E/A-Schaltkreiss	94	
2.3.1.	DMA	94	
2,3,2,	USART, SIO	94	
2,3,3.	PPI, PIO	96	
2,3,4,	стс	97	
2,3,5,	ADC, DAC	97	
з.	Modulares Mikrorechnersystem K 1510	104	
3.1.	ZVE - zentrale Verarbeitungseinheit	104	
3.2.	ZVZ, ZVE-Zusatzeinheit	107	
3.3.	PFS - Festwertspeicher	107	
3.4.	OPS - Lese-Schreibspeicher	107	
3,5,	Anschlußsteuerungen	107	
3.6.	STM - Stromversorgung		
3.7.	Eingabe-, Bedien- und Anzeige-Einheiten	110	
3.8.	Programme zum Mikrorechnersystem K 1510	110	
4.	Modulares Mikrorechner-System K 1520	113	
4.1.	ZRE - Zentrale Recheneinheit	113	
4.2.	OPS - Operativ-Speicher	113	
4.3.	PFS - Festwertspeicher	114	
4.4.	OFS - Operativ-Festwert-Speicher	114	
4.5.	BVE - Buaverstärker	114	

4.6.	ADA - Anechlußeteuerung	114
4.7.	BDE - Bedieneinheit	115
5.	Entwicklungsmethodik von Mikroprozessor-Geräten	117
5.1.	Mikroprozessor-Programmiersprachen	118
5.2.	Assemblieren von Quellprogrammen	118
5.3.	Simulation von Mikroprozessor-Programmen	119
5.4.	Compilieren von Mikroprozessor-Programmen	120
5.5.	Ablauf der Mikroprozessor-Programmierung mit	120
	Hilfe eines Wirterechners	
5.6.	Mikroprozessor-Geräteentwicklung mit Hilfe	121
	einee Mikrorechner-Entwicklungssystems	
6.	Anwendung von Mikroprozessoren zur Automatieie- rung von Prozeßabläufen	125
6.1.	Allgemeine Mikroprozessor-Anwendungen	125
6.2.	Mikroprozessor-Prozes-Kopplung zur analogen In- formationsvererbeitung	128
6.3.	Entwicklungstendenzen automatisierter Prozesse	132
7.	Mikrorechner-Termini der engliechen,	134
	russischen und deutschen Sprache	
θ,	Erklärungen von Begriffen der Mikrorechen- technik	140
9.	Literaturverzeichnis	148

## Mikroprozessoren

### O. Einleitung

Das "intellektuelle" Leistungsvermögen der meisten technischen Prozesse unserer Zeit befindet eich in einem gravierenden Widerspruch zu ihrer mechanischen und energetischen Produktivität. Trotz der stürmischen Entwicklung der technischen Kybernetik mit ihren tragenden Begriffen – messen, steuern, regeln, stellen, registrieren, rechnen, bilanzieren, optimieren, adaptieren und lernen – ist der Anteil der Informationsverarbeitung in technischen Prozessen im Vergleich zu organischen Prozessen sehr gering. Die klassische Automatisierungstechnik beschränkte sich auf wenige Hauptprozesse, da ihre Kosten einen massenhaften Einsatz nicht zuließen. Zudem führten komplexe Automatisierungsaufgaben zu Einrichtungen mit Anlagencharakter von beachtlichen räumlichen und energetischen Dimensionen.

Die Erfindung der Dampfmaschine 1769 durch James Watt kann als Meilenstein der ersten industriallen Revolution bezeichnet werden. Mit ihr zog die technische Energie grundsätzlich in die mechanischen Prozesse ein. Aber diese Energiequelle (Energiewandlung) führte noch nicht zum massenhaften Einsatz der technischen Energie - ihr spezifischer Charakter ließ es nicht zu. Erst mit der Erfindung des elektrodynamischen Prinzips hundert Jahre später, 1866, durch Siemens, wurde mit dem Elektromotor ein Durchbruch erreicht, der die gesamte Technik umfaßte. Der Elektromotor löste die Dampfmaschine nicht nur ab, sondern stimulierte die Schaffung völlig neuer Gebrauchswerte in allen Bereichen der Wirtschaft. In unterschiedlichsten Ausführungsformen ist der Elektromotor heute Bestandteil mannigfaltigster Erzeugnisse. So werden in einem Haushalt gegenwärtig ca. 5 bis 15 Motore verwendet. Mit den klassischen Automatisierungsmitteln, den analogen Regel-, Steuer-, Oberwachungeeinrichtungen und den digitalen Prozeßrechnern hat die technische Information ebenfalls Einzug in die technischen Prozesse gehalten. Sie wurde damit wesentlicher Bestandteil der zweiten industriellen Revolution, der wissenschaftlichtechnischen Revolution.

Ein umfassender Durchbruch in der Anwendung der Informationsverarbeitung wird jedoch erst möglich, wenn eine breite Anpaßfähigkeit, ökonomisch, energetisch und mechanisch gegeben ist. Diese entscheidende Voraussetzung wird von der Informationsverarbeitung auf mikroelektronischer Basis voll erfüllt. Die Mikroelektronik wird damit zu "einer der grundlegenden Seiten der wissenschaft-lich-technischen Revolution" /1/. Sie ermöglicht nicht nur eine Gebrauchswertsteigerung bekannter Erzeugnisse, sondern ganz besonders eine außerordentlich breite Gebrauchswertschöpfung. Mit der Mikroelektronik ist es möglich, neuertige Geräte zu schaffen, in denen stoffliche, energetische und informationelle Prozesse als optimale Einheit gestaltet sind, Geräte einer völlig neuen Qualität. Da sie in erheblichem Maße Denkprozesse des Menschen übernehmen können, werden sie nicht unberechtigt mit dem anspruchsvollen Attribut "intelligent" charakterisiert.

Die Fundamente für die überdurchechnittlich wachsende Leistungefähigkeit der hoch- und ultrahochintegrierten Schaltkreistechnik
der Gegenwart wurden allgemein mit der Herausbildung der Halbleitertechnik Anfang der Fünfziger Jahre und der digitalen Rechentechnik Mitte der Vierziger Jahre gelegt. Die seit 1961 bekannte
Silizium-Transistortechnik ermöglichte eine rasch anwachsende
Schaltungsintegration, so daß es über einfache und mittelintegrierte Schaltkreise 1971 gelang, eine komplette zentrale Verarbeitungseinheit eines Digitalrechners als hochintegrierten
Schaltkreis zu realisieren. Damit wurde eine weltweite Auseinandersetzung zur vorrangigen Weiterentwicklung der Mikroelektronik ausgelöst.

Nach bisherigem Erkenntnisstand wird die Silizium-Halbleitertechnik für mindestens 20 Jahre eine gesicherte, technologisch immer besser beherrschte Methode der Schaltungsintegration sein. Sie wird nach prognostischen Einschätzungen die Leistungsfähigkeit von ca. 25 000 unterschiedlichen Erzeugnissen bestimmen und zu-

gleich Maßetab des wissenschaftlich-technischen Fortschritts unterschiedlichster Wirtschaftszweige werden. Die außerordent-liche internationale Forschungskonzentration auf dem Gebiet der Mikroelektronik wird zu einem entsprechend überdurchschnitt-lichen Erkenntniszuwachs führen, so daß die entscheidenden Merkmale von Erzeugnissen durch die Anwendung der Mikroelektronik bestimmt werden:

Gebrauchswert,
moralische Lebenadauer,
Materialeinsatz,
Energieverbrauch,
Zuverlässigkeit,
Genauigkeit,
Arbeitsproduktivität ihrer Fertigung.

## 1. Technologie und Entwicklungstendenzen elektronischer Schaltkreise

- 1.1. Schaltkreis-Fertigungeprozeß
- 1.1.1. Klassischer Herstellungsprozeß mikroelektronischer Schaltkreise

Die technologischen Herstellungsverfahren /2/ mikroelektronischer Schaltkreise zeichnen sich international einheitlich durch etwa gleichartige Hauptschritte aus. Als Basiematerial dient Silizium:

- Reinigen des polykristallinen Siliziums in Hochfrequenz-Ufen
  - Die verbleibende Verunreinigung bestimmt als erste Komponente die Schaltkreisausbeute.
- Kristallwachstum und Erzeugen einer p- oder n-leitenden Dotierung aus einem Schmelzbad von ca. 1 200°C.
  - Das Ergebnie ist ein Silizium-Einkristallbarren von 25 ... 150 mm Durchmesser und 150 bis 400 mm Länge.
     Kristallversetzungen bilden die zweite Ausfallkomponente.
- Schneiden des Barrene in ca. 0,2 mm dünne Scheiben, Polieren, Läppen und Atzen bie auf eine Rauigkeit von weniger als 0,5 μm.
  - Diese ca. 0,1 mm dicken Si-Scheiben bilden das Trägersubstrat der Schaltkreiselemente.
- Epitaxiales Aufwachsen einer einkristallinen Schicht auf der Oberfläche des Si-Kristalles bei gleichzeitigem oder nachfolgendem Passivieren mit Sauerstoff.
  - Damit entsteht eine stabile Silizium-Oxid (SiO<sub>2</sub>)-Schicht auf dem Substrat.
- Maskierung der Oberfläche der oxydierten Si-Scheibe mit Hilfe einer photoempfindlichen Schicht und UV-Licht, das durch eine entsprechende Maske (Schablone) auf die Siliziumscheibe projiziert wird.

- . Nach einem Atzvorgang (Säure, Plaema) eind die Stellen freigelegt, an denen die Diffussion mit Fremdatomen erfolgen soll (Gravur).
- \_ Diffussion von entsprechenden p- oder n-leitenden Fremdatomen in die gravierten Zonen (freigesetzte "Fenster").
  - Damit ist eine pn (np)-Isolationszone oder ein pn-Obergang einer Diode oder eines Transistors hergestellt.
- Wiederholung der Prozesse Maskieren, Passivieren und Diffundieren je nach Halbleitertechnologie und Kompliziertheit des Schaltkreises.
- Metallieierung der künftigen Kontaktstellen des Schaltkreises für die äußeren Anschlüsse.
  - Auf einer Si-Scheibe befinden eich nun kollektiv gefertigt ca. 100 bis 20 000 gleiche Einzeltransistoren oder integrierte Schaltkreise kleinerer Zahl.
- Ritzen und zerteilen der Halbleiterscheibe,
  - Je nach Ausbeute (12 ... 25%) erhält man eine enteprechende Anzahl funktionsfähiger "nackter" Halbleiter-Chips.
- Montage der Chips auf Trägermaterial (Gehäuseboden) und Kontaktieren (Bonden) der Chip-Kontaktstellen mit den Anschlußfahnen des künftigen Schaltkreises.
- Hermetische Abdichtung des Schaltkreises nach erfolgtem Wasch-,
   Trocknungs- und Prüfprozeß (Verkappen in Metall-, Keramik-,
   oder Plastgehäuse).

Die vollständige Herstellungstechnologie ist wesentlich differenzierter und komplizierter. Sie hängt in entscheidendem Maße von der gewählten Halbleitertechnologie ab.

#### 1.1.2. Weiterentwicklung der Fertigungeverfahren (LSI)

Der Obergang vor der mittelintegrierten (MSI) zur hochintegrierten (LSI) Schaltkreistechnik vollzog sich 1970 bis 1972 im wesentlichen auf der Grundlage des klassischen Halbleiter-Fertigungsverfahrens mit den darin enthaltenen charakteristischen Phasen:

- · Herstellen von Si-Scheiben,
- · Herstellen von Fotomasken,
- . Oxydationsprozesse (S102),
- · Fotolithographie (Belichten, Entwickeln, Härten, Ätzen),
- · Diffussionsprozesse (n-, p-Dotierung),
- Verkappen.

Die Forderung nach höheren Integrationagraden (Funktionaelementen pro Schaltkreis) wurde immer mehr durch folgende Faktoren erfüllt:

- · Vergrößerung der Chipfläche eines Schaltkreises,
- Verkleinerung des Flächenbedarfes für eine Halbleiter-Grundstruktur (Linienbreite),
- Verkleinerung der notwendigen Bauelementezahl zur Realisierung eines Funktionselementes (z. B. Speicherzelle, Gatter ...).

Die Vergrößerung der Chipfläche eines Schaltkreises setzt allein eine Vergrößerung der Schaltkreisausbeute, d. h. eine entsprechende Verringerung der Fehlerdichte auf der Si-Scheibe voraus. Es ist bisher nur unzureichend gelungen, das Phänomen der Kristallfehler (Verunreinigung, Kristall-Versetzungen) zu klären. Eine willkürliche Vergrößerung der Chipfläche ist unmittelbar mit einer dratischen Senkung der Ausbeute, d. h. Erhöhung der Chipkosten verbunden. Schwerpunkte der Weiterentwicklung der Halbleiter-Fertigung hochintegrierter Schaltkreise sind:

#### - Elektronenstrahl-Lithographie:

Die Verkleinerung der Halbleiter-Grundstrukturen ist unmittelbar durch das fotolithographische Verfahren begrenzt, so daß sich ein Übergang von der Licht-Foto-Lithographie zur UV-Fotolithographie oder zur Elektronenstrahl-Lithographie vollzieht. Raeter-Elektronenstrahl-Lithographie-Verfahren gestatten dank ihres wesentlich höheren Auflösungsvermögens die Realisierung von Linienbreiten unter 0,3 µm. Darüberhinaus ist eine vollautomatische Strahlsteuerung (Positionierung und Intensität) möglich, so daß Maeken zur Konturübertragung auf die Si-Scheibe in Zukunft überflüssig werden. Die notwendige Programmsteuerung des Strahls übernimmt ein Prozeßrechner.

#### - Ionenimplantation

Die Dotierung des Si-Halbleiterkrietalle mit Fremdatomen läßt sich gegenüber dem allgemeinen Diffussioneprozeß wesentlich genauer beherrschen, wenn das Verfahren der Ionenimplantation (Einpflanzen) verwandt wird. Nach diesem Verfahren werden z. B. Phosphor- oder Borionen auf 40 bis 120 KeV beschleunigt und bei Zimmertemperatur auf den Halbleiter geschossen.

Neben der genauen Dotierung (Selbstjustieren) des Halbleiters wird mit diesem Verfahren eine Verschiebung der Schwellspannung (UT) von MOS-Schaltkreisen erreicht, wodurch eine volle Kompatibilität sowohl der n-Kanal-, als auch der p-Kanal-MOS-Schaltkreise zu Bipolarschaltkreisen erreicht wird. Die meisten Mikroprozessor-Schaltkreise in MOS-Technik sind ionenimplantiert.

#### - Polykristallines Si-Gate (SGT, silicon gate techn.)

Während man bei mittelintegrierten MOS-Schaltkreisen das Gate (Steuerelektrode) aus Metall (Al) herstellt, wird bei hochintegrierten MOS-Schaltkreisen überwiegend polykristallines Silizium, das ebenfalls leitfähig ist, genutzt.

Da zu seiner Bildung aus dem Silizium-Oxyd der Kanalzone keine Maske benötigt wird (selbstjustierend), lassen sich kurze Kanalzonen realisieren. Insgesamt bringt das SGT-Verfahren folgende Vorteile:

- · Verkleinerung der Bauelementeabmessungen,
- Verringerung der Schwellspannung U<sub>T</sub>,
- · Verringerung der parasitären Kapazitäten,
- Erhöhung der Bauelemente-Zuverlässigkeit.

1.2. Schaltungstechnische Elemente mikroelektronischer Schaltkreise

Hochintegrierte mikroelektronische Schaltkreise sind bisher nur auf der Basis binärdigitaler Gatter- und Speicherschaltungen re- alisiert. Ihre Funktion ist rein elektronisch, Ein Übergang zu hochintegrierten analogen Schaltkreisen und zur Funktionalelektronik (Optoelektronik, Mikroakustik ...) /6/ ist zukunftsträchtig, jedoch noch nicht beherrscht. Dominierend sind weit ausgebaute, hochleistungsfähige Schaltungskonzepte der MOS- und Bipolar-Siliziumtechnik (Bild 1). Ihre Möglichkeiten sind bei weitem noch nicht ausgeschöpft.




Bild 1: Wichtige Halbleiter-Schaltkreistechniken zur Schaltkreisintegration

Eine Reduktion der Anzahl der in Bild 1 angegebenen Techniken ist zu erwarten, jedoch ergeben sich so markante Unterschiede in den Gesamtschaltkreiseigenschaften, daß mehrere Konzepte dominieren werden:

Bipolar: I<sup>2</sup>L, TTL
Unipolar: NMOS, CMOS, MNOS, CCD

Traditionelle Schaltkreisfamilien wie DTL, DCTL, RCTL, RTL, DZTL verlieren völlig ihre Bedeutung.

#### 1.2.1. TTL (transistor-transistor-logic) - Schaltkreise

Transistor-Transistor-Logik-Schaltkreise /7/, /8/, bilden in der MSI (medium scale integration, Mittelintegration) mit ca. 40% Anteil die wichtigste Schaltkreisklasse. Mit ihrer Betriebs-

spennung von +5 V haben sie eich zur Schaltkreisnorm entwickelt. In MSI-Technik existiert in allen Industrieländern ein umfassendes Sortiment an Gattern, Speichern, Registern, Kodierern, Dekodierern, Zählern, Multiplexern, Treiberschaltkreisen usw. Die TTL-Technik besitzt auch künftig neben der LSI (Large ecale integration, Großintegration) als Ergänzungsschaltkreise volle Bedeutung. Bild 2 a) zeigt ein 4-fach-NAND-Gatter und Bild 2 b) ein Flip-Flop als Zelle eines Matrixapeichers. Charakteriatisch sind die Multiemitter-Eingänge. Liegt an einem der Eingänge "O" an, so ist der enteprechende Transistor leitend. Daraus folgen die Schaltzustände aller weiteren Transistoren. Versionen der Standard-TTL-Technik sind die leistungsarme (low power) TTL-Technik und die Hochgeschwindigkeits-TTL-Technik. Eine wesentliche Steigerung der Arbeitsgeschwindigkeit der TTL-Technik wird erreicht, wenn der Sättigungszustand der Schalttransistoren durch Schottky-Dioden verhindert wird (Schottky-TTL).




Bild 2: Klassische Bipolar- und MOS-Schaltkreiselemente

- a) TTL-NAND-Gatter
- b) TTL-Speicherzelle
- c) PMOS-NOR-Gatter
- d) PMOS-RS-Flip-Flop

#### 1.2.2. PMOS (p-metal oxide semiconductor)- Schaltkreise

Die p-Kanal-selbstsperrende-MOS-Feldeffekt-Transistor-Technik /8/mit hohen Betriebsspannungen von - $\mathbf{U}_b$  bis zu 30 V ist strukturell und technologisch die einfachste Transistor-Schaltkreistechnik. Mit der großen Schwellspannung zur Üffnung des Drain-Source-Kanals von - $\mathbf{U}_T$  = 3,5 ... 5 V besitzt sie eine hohe Störsicherheit. Der geringe Platzbedarf pro Transistorfunktion und die kleine Anzahl technologischer Schritte führten dazu, daß die ersten hochintegrierten Schaltkreise in PMOS-Technik realisiert wurden. Die Funktion des PMOS-NOR-Gatters folgt aus Bild 2 c). Liegt an einem der Eingänge  $\mathbf{E}_1$  ...  $\mathbf{E}_n$  ein hinreichend negatives Signal an, so wird der entsprechende Transistor leitend, wodurch das Ausgangseignal von seinem L-Pegel (- $\mathbf{U}_b$ ) auf logisch Null geht. Damit wird die NOR-Funktion realisiert.

Bild 2 d) zeigt ein RS-Flip-Flop. Nimmt der Setz-Eingang S des  $-U_b$ -Potential an (=L,low), so wird der angesteuerte Transistor leitend. Von seinem Drain wird dieser Nullzustand (=O) zum Nachbarn der kreuzgekoppelten Transistoren übertragen, wodurch dieser sperrt. Damit wird das Ausgangssignal Q = L gesetzt. Das Rücksetzen erfolgt gespiegelt durch R = L. Der eingespeicherte Zustand bleibt statisch erhalten, er geht jedoch verloren, wenn die Betriebsspannung ausgeschaltet wird.

Der wichtigste Nachteil der PMOS-Technik ist die relativ geringe Arbeitsgeschwindigkeit mit ca. 300 ns Schaltzeiten. Sie folgt unmittelbar aus der Löcherleitung des p-leitenden Kanals und der Hochohmigkeit selbstsperrender Transistoren.

#### 1.2.3. NMOS (n-metal oxide semiconductor) - Schaltkreise

Ohne zusätzliche Maßnahmen führt die n-Kanal-MOS-Technik unmittelbar auf selbstleitende Transistoren, da positive Ladungen im Gate-Isolator (SiO<sub>2</sub>) bereits ohne äußere Gatespannung einen n-Kanal influenzieren, wodurch diese Transistoren relativ niederohmig sind /13/.

Darüberhinaus führt die Elektronen-Leitfähigkeit zum echnellen Ladungsträgertrensport. Für NMOS-Schaltkreise eind im allgemeinen negative Vorspannungen bereitzustellen, wenn diese entsprechend gesperrt werden sollen. In verschiedenen hochintegrierten
Schaltkreisen wird die Vorspannung aus der +5 V Versorgungsspannung intern erzeugt.

weeentlich günstiger ist jedoch das Verfahren, mit Hilfe der Ionenimplantation die Schwellspannung U<sub>T</sub> so festzulegen, daß unmittelbar TTL-Kompatibilität entsteht. Um volle TTL-Kompatibilität zu erreichen, ist neben der notwendigen Umschaltspannung von 1,5 ... 2 V auch eine erhöhte Stromergiebigkeit der Ausgangsstufen zu garantieren. Diese Anforderungen werden von der NMOS-Transistortechnik erfüllt. Sie gehört damit zur bestimmenden Technologie bei der Herstellung hochintegrierter Schaltkreise.

#### 1.2.4. CMOS - Schaltkreise

Mit der Komplementär-MOS-Transistor-Technik kann gesichert werden, daß der Ruhestromverbrauch der Schaltkreise unabhängig von ihrem logischen Zustand nur noch durch Restströme bestimmt ist. Wie Bild 3 a) zeigt, ist bei einem leitenden unteren Transistor (n-Kanal) stets ein oberer Transistor gesperrt (p-Kanal). Damit wird nur Strom benötigt, um im dynamischen Umschaltzustand die parasitären Kapazitäten umzuladen.

Bei Ausgangs-Signaländerungen von O nach +U<sub>b</sub> liefern die oberen Transistoren und von +U<sub>b</sub> nach O mindestens ein unterer Transistor den Umladestrom. Da stets ein Transistor leitend ist, ergeben sich kurze Umladezeiten von weniger als 100 ns. Durch den extrem geringen Leistungsbedarf der CMOS-Schaltkreise lassen sich sehr effektive Lösungen für Geräte mit Batteriebetrieb realisieren. Darüber hinaus besitzen sie auf Grund der komplementären Schaltzustände einen optimalen Störabetand, so daß sie für industrielle Einsatz-fälle besonders gut geeignet sind.




Bild 3: Spezielle Schaltkreiselemente der integrierten Technik

- a) CMOS-NOR-Gatter
- b) ECL-OR-Gatter
- c) Floating-Gate-MOS-Speicher-Zelle
- d) dynamische MOS-Speicherzelle
- e) CCD-MOS-Speicherelement

## 1.2.5. ECL (emitter coupled transistor Pogic)-Schaltkreise

Während alle anderen digitalen Schaltkreistechniken die Schalttransistoren vom gesperrten in einen vollständig gesättigten Zustand umschalten, sind die Transistoren in der ECL-Technik nicht gesättigt, sondern im linearen Arbeitsbereich.

Damit wird die kürzeste Umschaltzeit der Transistortechnik überhaupt erreicht.

Bild 3 b) zeigt ein ECL-OR-Gatter. Der Emitterwiderstand zur negativen Betriebespannung - $\mathbf{U}_{b}$  bestimmt den maximalen Arbeits-punktstrom. Unabhängig von den Signalzuständen an den Eingängen  $\mathbf{E}_{1}$ ,  $\mathbf{E}_{2}$  ist einer der drei Transistoren mit diesem Arbeitspunktstrom leitend.

In hochintegrierten Schaltkreisen wird die ECL-Technik nur verwendet, wenn höchste Arbeitageschwindigkeiten erforderlich eind.

1.2.6. FAMOS-Speicherzelle (floating gate avalanche-injection MOS)

Mit dem FAMOS-Feldeffekttraneistor ist eine zerstörungsfreie Speicherzelle realisierbar /8/. Die Anordnung entspricht der Schaltung nach Bild 3 c). Das Gate des oberen Transistore ist vollständig in einer isolierenden SiO<sub>2</sub>-Schicht "schwimmend" eingebettet. Durch Überwinden der Drain-Substrat-Durchbruchepannung (Avalancheeffekt) mit Hilfe relativ großer Spannungen (-30 ... -50 V) lassen sich in einer Einschreibzeit von ca. 1 ms Ladungeträger auf des Gate transportieren.

Damit ist die Zelle programmiert.

Die Löschung des Speicherinhaltes erfolgt durch UV-Licht-Bestrahlung. Die Ladungsträger aller Speicherzellen des Schaltkreises fließen dann zum Substrat ab. Da die Ladungsspeicherung auf dem isolierten Gate betriebsspannungsunabhängig ist, bleibt der Speicherinhalt auch bei Versorgungsspannungsausfall erhalten.

Diese Speicherzelle besitzt für elektrisch programmierbare Nur-Lese-Speicher (EPROM) in der hochintegrierten Technik eine grundlegende Bedeutung. Die Speicherzeit beträgt mehrere Jahrzehnte.

#### 1.2.7. MNOS-Speicherzelle (metal nitride oxide semiconductor)

Die Grundanordnung der MNOS-Speicherzelle entspricht der FAMOS-Schaltung nach Bild 3 c) /8/. Jedoch besitzt das Gate des oberen Transistors einen äußeren Anschluß, der es ermöglicht, auf elektrischem Wege Ladungsträger in das Dielektrikum zwiechen Gate und Substrat zu bringen und wieder zu entfernen. Das Dielektrikum ist im Unterschied zum FAMOS-Transistor nicht nur ein einziger Isolator, sondern besteht aus  ${\rm Si_3N_4-SiO_2-Grenzschichten}$ , die Haftstellen für eine stabile Ladungsträgerspeicherung (Tage, Monate, Jahre) besitzen. Wird eine entsprechend hohe negative Spannung an das Gate gelegt, werden diese Haftstellen positiv geladen Nach Entfernen der Gatespannung bleiben die positiven Ladungen haften, womit die Zelle programmiert ist.

Ein Betriebespannungsausfall kann auch hier den Speicherzustand nicht ändern. Der Umspeicherzustand ist ca. eine Million mal wiederholbar. Danach treten Ermüdungserscheinungen auf. Für die hochintegrierte Schaltungstechnik, insbesondere in der Automatisierungstechnik, ist die MNOS-Speicherzelle eine praktiech unentbehrliche Lösung zur Programm- und Datensicherung.

#### 1.2.8. Dynamische MOS-Speicherzelle

Für die Speicherung mittlerer Datenmengen bei kurzen Zugriffezeiten sind Speicherzellen mit geringem schaltungstechnischen Aufwand notwendig. Bild 3 d) zeigt eine 3-Transistor-dynamische-Speicherzelle mit MOS-Transistoren. Mit einem Impuls an der Schreibelektrode S wird der Zustand der Bit-Leitung B in den Kondensator C gespeichert. Durch einen Impuls auf der Leseleitung L wird der Speicherzustand des Kondensators gelesen. Da die Speicherfähigkeit des Kondensators (ca. 1 pF) nur gering ist, muß die Kondensatorladung periodisch aufgefrischt werden (nach 1 ms). Das geschieht durch Auffrischverstärker, die die gespeicherte Information des Ausganges A messen, verstärken und in B wieder eingeben.

Die einfachste dynamische Speicherzelle besteht aus einem einzigen MOS-Transistor. Der Gesamtspeicherablauf erfordert eine zwei- oder vier-Phasen-Steuerung zum Informationstransport.

#### 1.2.9. CCD-Speicherzelle (charche coupled devices)

Die ladungsgekoppelte Speicherzelle nutzt die Möglichkeit, an Halbleiter-Oberflächen (z. B. p-dotiertes Silizium) Ladungs-träger kurzzeitig zu speichern /8/, /10/. Zwischen nacheinander angeordneten Gate-Elektroden und dem Halbleiter befindet sich der Isolator SiO<sub>2</sub> (Bild 3 e). Werden an die Gate-Elektroden Potentiale unterschiedlicher Amplitude gelegt, so bestimmen drei Potentiale die Transportrichtung der Ladungsträger. In der Anordnung nach Bild 3 e) werden Zwei-Phasensignale angelegt, wobei eine weitere Potentialstufung durch die unterschiedliche Anordnung der Elektroden erzeugt wird.

CCD-Elemente besitzen einen Aufbau mit sehr kleinen Abmessungen, so daß Datenspeicher mit der größten Speicherkapazität auf Halb-leiterbasie erzeugt werden können. Ihnen wird in der Datenverarbeitungstechnik ein breiter Einsatz zugerechnet.

## 1.2.10. I<sup>2</sup>L-Schaltkreistechnik (integrated injection logik)

Nach dem beträchtlichen Vorsprung, den die PMOS und NMOS-Technik in der hochintegrierten Schaltungstechnik erreicht hatte, gelang as mit der I<sup>2</sup>L-Technik /9/ auf der Basis von Bipolartransistoren, bemerkenswert einfache und unterschiedlichen Belangen anpaßfähige schaltungstechnische Lösungen zu finden.

Bild 4 a) zeigt das logische Grundelement mit einem pnp-Lateral-Transistor als Ladungsträgerinjektor der Basis des Multikollektor-Transistors. Damit ist dieser bei offenem Eingang (E  $^{\rm a}$  L) mit allen seinen Kollektoren in Sättigung. Erst wenn der Injektionsetrom I $_{\rm C}$  durch einen vorhergehenden Schaltkreis übernommen wird, geht er in den Sperrzustand.




Bild 4: I<sup>2</sup>L-Schaltkreistechnik

- a) I<sup>2</sup>L-OR-Gatter
- b) I<sup>2</sup>L-Master-Slave-Flip-Flop
- c) Schaltverzögerung t $_{\rm V}$  als Funktion des Injektionsstromes I $_{\rm C}$

Im Gegensatz zu allen bisherigen Schaltkreisfamilien erfolgt die logische Verknüpfung nicht am Eingang, sondern am Ausgang des Schaltkreises. Diese Verfahrensweise entspricht dem Leitungs-ODER (Wire OR) von Schaltkreisen mit offenem Kollektor. Die Zusammenschaltungsart ist am Master-Slave-Flip-Flop, Bild 4 b) gezeigt. Am Ausgang dieses Flip-Flops ist eine RS-Zelle besonders hervorgehoben. Ein wesentlicher Vorteil der I<sup>2</sup>L-Technik besteht in der in weiten Grenzen anpaßfähigen Veränderung des Kollektorstromes I, und die sich daraus ergebende Gatter-

verzögerungszeit  $t_{_{
m V}}$  (Bild 4 c).

Die logischen Schaltpegel sind durch den Basis-Emitter-pn-Obergang des npn-Multikollektor-Transistors auf 0,5 ... 0,7 V festgelegt. Die hohe Packungedichte und der geringe Energiebedarf einerseits, die hohe Arbeitsgeschwindigkeit gegenüber der MOS-Technik andererseits prädestinieren diese Schaltkreistechnik zur universellsten hochintegrierten Schaltungstechnik.

#### 1.2.11. Vergleich der wichtigsten Schaltkreistechniken

Im Bild 5 ist ein Vergleich der Leietungsfähigkeit wichtiger Schaltkreistechniken gegeben. Die Einordnung erfolgte nach den für die hochintegrierte Schaltungstechnik wichtigsten Kenngrößen: Bauelementezahl pro Chip und die Gatter-Schaltverzögerung t<sub>v</sub>. Dabei wird der universelle Charakter der I<sup>2</sup>L-Technik deutlich.

Ein Zahlenvergleich typischer Parameter der Schaltkreisfunktion und -technologie /11/ veranschaulicht die Vorteile der I<sup>2</sup>L-Technik (Bild 6).

#### 1.3. Entwicklungstendenzen und Grenzen der Si-Halbleitertechnik

Auf die Weiterentwicklung der integrierten Schaltungstechnik wirken zur Zeit zahlreiche stimulierende Faktoren:

- hoher Stand des bereits erreichten technologischen Niveaus der Si-Halbleitertechnik,
- große Investitionen auf dem Gebiet der Halbleiter-Fertigungstechnik und Halbleiter-Prüftechnik,
- hochqualifiziertes Arbeitskräftepotential,
- weitgehende Rohstoffunabhängigkeit der Halbleiterfertigung




Bild 5: Gatter-Schaltverzögerung  $\mathbf{t}_{\mathbf{V}}$  in Zuordnung zur Bauelementezahl pro Chip hochintegrierter Schaltkreise

NAND 4-fach	Einheit	TTL	CMOS	PMOS	NMOS	I <sup>2</sup> L
Fläche	10 <sup>-3</sup> mm <sup>2</sup>	34	32	7	4	3
Masken		7	6	4	7	4
Verlust- leistung	mW	2	0,1	0,2	0,2	0,07
Schaltver- zögerung	ns	10	25	1000	10	50

Bild 6: Vergleich typischer Parameter aktueller Halbleitertechnologien /11/

- große Erwartungen in der weiteren erfolgreichen Beherrechbarkeit der Si-Halbleitertechnik,
- beachtliches Erkenntnispotential in der theoretischen Erforschung der Halbleiterphysik und Halbleitertechnologie,
- große Erwartungen in den volkswirtschaftlichen Effekten der Informationsverarbeitung auf der Basis hochintegrierter Schaltkreise für eine sehr große Zahl von Erzeugnissen.

Diese Faktoren bewirken eine weltweite Konzentration der theoretiechen, technischen und technologischen Forschung auf dem Gebiet der Mikroelektronik.

1.3.1. Entwicklung des Integrationsgrades im Prognosezeitraum bis 1985/90

Der Integrationsgrad eines integrierten Schaltkreises wird durch die Anzahl der Transistorfunktionen je Chip bestimmt /5/. Er ist damit durch drei entscheidende Faktoren festgelegt:

- Fläche A des Halbleiterchips,
- Flächenbedarf je Bauelement,
- Anzahl der Bauelemente, die zu einer vollständigen Transistorfunktion benötigt werden.

Durch eine systematische Erhöhung der Güte (Reinheitsgrad, Versetzungsfreiheit) des Siliziums und der technologischen Beherrschung des Fertigungsprozesses wird die Anzahl der Fehlstellen auf der Siliziumscheibe wesentlich gesenkt. Zur Zeit gebräuchliche Siliziumscheiben haben Durchmesser von 36 ... 100 mm (Fertigung), 120 ... 150 mm (Labor). Das entspricht Gesamtflächen von ca. 4 000 bis 70 000 mm². Die optimale Chipfläche folgt aus den Kosten für das Silizium, den Scheibenprozeß und die Montage /14/. Insbesondere die Ausbeute steht der Ausnutzung der gesamten Scheibenfläche durch ein einziges Chip im Wege. Die prognostizierte Entwicklung der Chipfläche A ist im Bild 7 gezeigt /12/.




Bild 7: Chipfläche A und Bauelementezahl B pro Chip im Prognosezeitraum 1985/90 /12/

Die Vergrößerung der Anzahl der Bauelemente pro Chip (Bild 7) folgt dem Anliegen, komplexe Funktionen wie Speicher und Rechner in einem einzigen Schaltkreis unterzubringen. Damit wird der Gebrauchswert des Schaltkreises qualitativ gesteigert, Montagekosten werden verringert und die Zuverlässigkeit hochkomplizierter Schaltungen systematisch gesteigert. Der höchste Integrationsgrad ist zur Zeit mit 90 000 Transistorfunktionen in einem CCD-Speicher erreicht /6/. Aus Bild 7 folgt, daß um 1980 die für die Schaltungstechnik außerordentlich große Zahl von 1 Mio Bauelementen pro Chip möglich wird und für 1990 die 100 Mio-Grenze überschritten werden kann.

Für die Speichertechnik ohne kritische Zugriffezeiten ist eine aolche Zahl von Bauelementen nicht übermäßig groß, da die Datenverarbeitung mit Magnetband oder Magnetplattenspeichern über eine Mrd Bit pro Speichereinrichtung verfügt. Der qualitative Unterschied besteht jedoch darin, daß diese Bauelementekapazität im Vergleich zu den genannten Speichermedien in außerordentlich freizügiger Weise strukturiert werden kann.

Damit ist die Anwendbarkeit von Schaltkreisen mit über 100 Mio Bauelementen pro Chip ein neues, grundsätzliches Gebrauchswert-problem. Die Nutzung als Daten- und Programmspeicher kann als gesichert angesehen werden. Die Nutzung als produktive informationsverarbeitende Elemente gestattet jedoch die Schöpfung völlig neuer Gebrauchswerte von außerordentlich hoher Qualität. Hier liegt das entscheidende Feld der Möglichkeiten der Mikroelektronik. Bild 8 zeigt das international realisierte und prognostizierte Angebot hochintegrierter Speicherschaltkreise /16/. Danach stehen 1985 Schaltkreise mit 1 Mega-Bit Speicherkapazität zur Vergügung.

Die im Bild 8 angegebene Schaltkreisentwicklung nutzt bereits die Ablösung der Fotolithographie durch die Elektronenstrahllithographie und die Ablösung der klassischen Diffusionstechnik durch Ionenimplantation.

1.3.2. Perspektivische Entwicklungstendenzen der Si-Halbleitertechnik und ihre Grenzen

Für die technologisch wahrscheinliche Ausschöpfung der Möglichkeiten der Silizium-Halbleiterblocktechnik in den wichtigsten
Parametern und Leistungskenngrößen ist es notwendig, einen perspektivischen Zeitraum bis zu den Jahren 2000/2010 zu betrachten.
Eine grundlegende Ablösung der bisherigen Halbleitertechnik ist
nicht zu erwarten, da der halbleitertechnologische Vorlauf die
derzeitigen Strukturvorstellungen der Anwender wesentlich übersteigt /4/, /6/. Nach /5/ wird die sihnvolle maximale Chipfläche A etwa im Jahre 2005 mit 100cm<sup>2</sup> erreicht (Bild 9).




Bild 8: Entwicklung der Speicherkapazität dyn, Speicherschaltkreise im Prognosezeitraum bis 1985 /16/

Damit würde z. B. eine existierende Silizium-Scheibe von 36 mm Durchmesser als runde Ein-Chip-Scheibe unzerteilt verwendet. Um bei einer einnvollen Scheibenausbeute von 10% zu bleiben, müßte jede 10. Scheibe fehlerfrei arbeiten, wobei der derzeit übliche nichtredundante Schaltungsentwurf zugrundegelegt wird.

Bei der Einschätzung der minimalen Strukturabmessungen muß eine Vielzahl von Einflußfaktoren erfaßt werden, so daß sich je nach Halbleitertechnologie, Schaltungstechnik und Fertigungstechnologie unterschiedliche Grenzen ergeben /5/, /6/ (Bild 9).




Bild 9: Entwicklung der Chipfläche A und der minimalen Strichbreite d bei hochintegrierten Schaltkreisen /5/

Bis zum Jahre 1980 gelten Strichbreiten von 1 µm als technologisch beherrschbar, da sie labormäßig bereits realieiert sind. Die Fertigung kleinerer Strichbreiten als 1 µm ist mit Hilfe der Raster-Elektronenstrahl-Mikroskopie und der Ablösung materieller Masken grundsätzlich möglich, da der Elektronenstrahl mit einem Durchmesser von 0,2 nm gegenüber der Wellenlänge des Lichtes ein hinreichendes Auflösungsvermögen besitzt /16/. Die elektronisch bedingte kleinste Strichbreite wird in /17/, /18/ mit 50 und 30 nm angegeben. Jedoch kann sie nicht vor dem Jahre 2010 erreicht werden. Nach /6/ erscheinen Strichbreiten von 0,1 µm mit Hilfe der Elektronenstrahl-Lithographie bereits nach 1980 als realisierbar.

In Bild 10 ist der Stand der Technik 1976 (Spitzenleistungen) mit den elektronisch-technologischen Grenzen in Vergleich gesetzt /3/. Die minimale Größe von Einzeltransistoren und die maximale Integrationedichte orientieren eich an klassischen Schaltungskonzepten der binären digitalen Schaltkreistechnik (Transistor- und Gatterfunktionen).

Merkmale	Stand der Technik 1976	techn. Grenzen	
minimale Größe von Einzeltransistoren	1 000 µm²	1 µm²	
maximale Integrations- dichte	10 <sup>4</sup> Gatter/cm <sup>2</sup>	2,5 · 10 <sup>7</sup> Gatter/cm <sup>2</sup>	
minimale Schaltzeit - absolute Laufzeit -	0,2 ns	1 ps	
minimale Schaltzeit - thermiach begrenzt -	1 ns	10 ps	
max. Taktfrequenz - synchr. NW -	30 MHz	3 GHz	
min. Verzögerungszeit- Leistungsprodukt	10 <sup>-12</sup> Ws	10 <sup>-15</sup> We	
min. Speicher-Zugriffs- zeit 10 <sup>4</sup> bit	10 ns	0,1 ns	

Bild 10: Vergleich wichtiger Kenngrößen integrierter Schaltkreise /3/

#### 1.4. Wertung der Mikroelektronik

Die überragende Leistungsfähigkeit der Si-Halbleitertechnik und -Fertigungstechnologie liegt in folgenden Hauptmerkmalen /4/, /5/, /6/:

- Kollektiver Fertigungsprozeß einer außerordentlichen Anzahl von Funktionselementen.
  - . Daraus folgt die hohe Ükonomie des Fertigungsprozesses und die damit ermöglichte Preisdegression dieser Technik.
- Extrem elegante Verknüpfbarkeit (Programmierbarkeit) der einzelnen Funktionselemente zu Gesamtfunktionen.
  - Diese Eigenschaft der elektronischen Schaltkreiselemente geetattet eine mit anderen Techniken unvergleichliche Flexibilität der Funktionsanpaseung an nahezu beliebige Aufgabenklassen.
- Hoher und ultrahoher Integrationsgrad von Einzelelementen zu einem einzigen komplexen Funktionselement.
  - Das ermöglicht es, nahezu beliebig komplizierte Strukturen der informationsverarbeitenden Technik in einem geschlossenen Fertigungsprozeß herzustellen.
- Hohe Lebensdauer und Verschleißfreiheit der technischen Grundalemente.
  - Das ist die entscheidende Grundlage der hohen Zuverlässigkeit und der Wartungsfreiheit, die für hochkomplexe Systeme gefordert werden muß.
- Extrem geringer Energiebedarf des Einzelelementes.
  - Die Reduktion des Energiebedarfes pro Schaltkreiselement ist eine wesentliche Realisierungsvoraussetzung für hochkomplexe informationsverarbeitende Geräte.
- ~ Maximale Arbeitsgeschwindigkeit.
  - Integrationsgrad und Arbeitageschwindigkeit der Elemente bestimmen die Zugriffszeiten und damit den Datendurcheatz, d. h. die Leistungsfähigkeit der technischen Geräte.

Mit diesen Eigenschaften erweist sich die Mikroelektronik als prädestinierte Technik zur Informationsverarbeitung in nahezu beliebigen Prozessen.

# 2. Aufbau und Funktion mikroelektroni - scher Schaltkreise

Den entscheidenden Durchbruch erreichte die hochintegrierte Schaltkreistechnik mit der Entwicklung des ersten Mikroprozes-sor-Systems MCS 8 /26/ im Jahre 1971, bestehend aus einer Ein-Chip-zentralen Verarbeitungseinheit (CPU, central processor unit) nach dem Vorbild des Prozeßrechners PDP 8, Programmspeichern (ROM, read only memory, Nur-Lese-Speicher) und Datenspeichern (RAM, random access memory, Speicher mit wahlfreiem Zugriff) als Lese-Schreibspeicher.

Im Unterschied zu den integrierten Handrechnern, die im allgemeinen nur ein festgelegtes Repertoire an arithmetischen Rechenfunktionen beinhalten , gestattet der Mikroprozessor eine freizügige Programmierung für unterschiedlichste Aufgaben. Mit 48 elementaren Befehlen ermöglichte er den Aufbau beliebiger Programme, wodurch die qualitativen Merkmale der Universalität von Rechenanlagen grundsätzlich erfüllt wurden. Da der Mikroprozessor nur aus einem Schaltkreis bestand, eröffneten sich ihm epontan außerordentliche breite Einsatzmöglichkeiten. Seit 1971 vollzog eich eine rasche Weiterentwicklung der Mikroprozessortechnik.

Für den Anwender mikroelektronischer Schaltkreise ist der innere Aufbau der Funktionselemente nur so weit von Interesse, als es

- zur Funktionsbeschreibung,
- zur fehlerlosen Zusammenschaltung,
- zum Entwurf der im allgemeinen unumgänglichen Randelektronik und
- zur Erklärung elektronischer Effekte beim Geräteentwurf

notwendig ist.

Innerhalb der firmenspezifischen Schaltkreisfamilien besteht eine lückenlose Kompatibilität für die Zusammenschaltung aller Funktionselemente.

Im allgemeinen werden die Signalbedingungen der TTL-Schaltkreistechnik für alle Ein- und Ausgangspegel zugrunde gelegt. Damit wird zugleich ein breiter Obergang zu den Standard-MSI-Schaltkreisen der TTL-Technik und den dazugehörenden Koppelelementen für systemfremde elektronische Bauelemente (z. B. LED-Display, Relais usw.) gewährleistet.

Auch MOS-Schaltkreise der mittelintegrierten Technik ermöglichen immer mehr die TTL-Anschluß-Kompatibilität.

#### 2.1. Mikroprozessoren

Der Aufbau von Mikroprozessoren ist durch ihre rechentechnische Grundstruktur bestimmt. Im allgemeinen enthält ein Mikroprozessor (CPU) mindestens die Funktionsblöcke:

- Rechenwerk = arithmethisch logische Verknüpfungseinheit
- Steuerwerk = Zeit- und Ablaufsteuerung zur Befehlsabarbeitung und
- Speicher (Register) zur Befehls-, Adressen- und Datenzwischenspeicherung.

Diese Funktionsblöcke erlauben die Abarbeitung einer featgelegten Anzahl von elementaren Befehlen (Instruktionen) in einer durch ein Programm featgelegten Reihenfolge. Zu einem Mikroprozessoraystem gehört neben der CPU eine unterschiedliche Anzahl von Ergünzungsschaltkreisen. Die wichtigsten sind:

RAM's - Lese-Schreibspeicher

ROM's - Festwertspeicher und

E/A - Ein-Ausgabeschaltkreise unterschiedlichster Art.

Ergänzt man Mikroprozessor-Module, bestehend aus den genannten Schaltkreisen, durch Peripherie-Einheiten der Rechentechnik (Tastatur, Anzeige-Displays usw.), so entstehen Mikrorechner. Diese wiederum können zu Mikrorechner-Systemen (Mikrorechner-Anlagen) erweitert werden, wenn ein weiterer Ausbau mit Baueinheiten der Rechentechnik vorgenommen wird (Lochstreifen-Leser,

-Stanzer, Drucker, Magnetbandspeicher usw.). Die Grenzen sind iedoch fließend.

Werden Mikroprozessoren in spezielle Geräte eingebaut - das ist der weitaus häufigere Fall - so spricht man allgemein von mikroprozessorgesteuerten Geräten, speziell z. B. von programmierbaren Waagen, Mikroprozessor-Reglern usw.

2.1.1. Mikroprozessor FW-Erfurt U 808D /18/, /35/, /68/, /71/, /91/, /92/

Der integrierte MOS-Schaltkreis im 18poligen DIL-Plastgehäuse ist eine Zentrale Verarbeitungseinheit (ZVE) in p-Kanal-Silicon. Gate-Technologie für den Aufbau von Mikroprozessor-Geräten und Mikrorechnern.

#### Charakteristische Merkmale sind:

- 8-Bit-Parallel-ZVE auf einem Chip (CPU, central processor unit),
- Basis-Befehlesatz 48 Befehle,
- maximale Taktfrequenz 500 kHz,
- typische Befehlsausführungszeit 20 μs,
- TTL-Kompatibilität (Eingänge und Takt),
- Low-Power-TTL-Kompatibilität (Ausgänge),
- direkt adressierbare Speicherkapazität 16 k-Worte,
- beliebige Erweiterung der Speicherkapazität durch programmunterstützten Speicher-Bank-Betrieb,
- Batufiger 14-Bit-Adressen-Stack-Speicher,
- 7 frei verfügbare Datenregister,
- INTERRUPT-Möglichkeit,

#### a) Außere technische Kennwerte und Eigenschaften

Die nachfolgend angegebenen technischen Kennwerte - Anschlußbelegung, statische und dynamische Daten - beziehen sich auf die 18polige Schaltkreisausführung des U808D /92/. Sie geben lediglich eine kurze Obersichtsinformation

#### - Anechlußbelegung

Pin	Kurzbez.	Beechreibung				
1	UDD	Betriebsspannung U <sub>DD</sub> = -9 V				
2	D7	Datenbus-Ein-/Ausgang 7				
3	D6	Datenbus-Ein/Ausgang 6				
4	D5	-	•	5		
5	D4	•	•	4		
6	D3	•	•	3		
7	D2	-	•	2		
8	D1	Datenbus-Ein-/Ausgang 1				
9	DO	•	•	0		
10	Ucc	Betriebsspann	ung U <sub>CC</sub>	■ +5 V		
11	S2	Status-Ausgan	g 2			
12	<b>S1</b>	Status-Ausgan	g <b>1</b>			
13	so	Status-Ausgan	g O			
14	Sy	Synchron-Aueg	ang			
15	C2	Takteingang	2			
16	C1	Takteingang	1			
17	RD	READY-Eingang	l			
18	IT	INTERRUPT-Ein	gang			

#### - Typische statische Kennwerte

Betriebsspannung:  $U_{CC}$  = +5 V  $\pm$  0,25 V Betriebsspannung:  $U_{DD}$  = -9 V  $\pm$  0,45 V

Stromaufnahme:  $I_{DD} = -(I_{CC} + I_{Last}) = -30,...-60 \text{ mA}$ 

Eingangsspannung: U<sub>eL</sub> = U<sub>DD</sub> ... U<sub>CC</sub> - 4,35 V

 $U_{\text{eH}} = U_{\text{CC}} - 1.5 \text{ V} \dots U_{\text{CC}} + 0.3 \text{ V}$ 


Ausgangespannung:  $U_{aL} = +0.4$  Vmax,  $I_{aL} = 0.4$  mA  $U_{aH} = +2.4$  Vmin,  $I_{aH} = -0.2$  mA

- Typische dynamische Kennwerte

Taktperiode: 2 ... 3 µa

Anstiegs- und Abfallzeit der Eingangseignale: 50 ns

Kapazitäten der Eingangs- und Ausgangs-Anschlüsse: 5 ... 10 pF



/91/, /92/

- Bedeutung der Anschlußbelegung U808D
  - D7...DO: Datenbus, bidirektionale Ein-Ausgänge für den Transport allgemeiner Daten zwischen CPU und äußeren Schaltkreisen. Diese Daten können Zahlen, Befehle oder Adressen sein. Das Datenformat ist durch den 8Bit-Bus (ein Byte) festgelegt, so daß z.B. Adressen aus zwei Byte sequentiell gebildet werden.
  - . U<sub>CC</sub>, U<sub>DD</sub>: Versorgungsspannungen +5 V und -9 V ohne CPUinternen Masse-Anschluß. Die Teilung der Gesamtspannung von -14 V für den p-Kanal - SGT-MOS-Schaltkreis ermöglicht seine TTL-Kompatibilität.
  - .  $C_1$ ,  $C_2$ : Taktaignal-Eingänge (clock input) mit zwei nichtüberdeckenden, phasenverschobenen Taktaignalen der Frequenz  $f_c = 480 \text{ kHz}$ .
  - . Sy: Synchronisationstakt:  $f_v = f_c/2 = 240 \text{ kHz}$ .
  - .  $S_2$ ,  $S_1$ ,  $S_0$ : Zustandseignale. In Abhängigkeit vom Taktzustand des Prozessors wird eine entsprechende Belegung (O/I) der Signale  $S_2S_1S_0$  (maximal 8 unterscheidbare Taktzustände) nach außen mitgeteilt.
  - . RD: Bereitschaftsmeldung (<u>READY</u>) zur Programmfortsetzung in Abhängigkeit von der Peripherie.
  - . IT: Unterbrechungsanmeldung (<u>INT</u>ERRUPT)

    zur Einleitung eines veränderten Programmablaufs in Abhängigkeit von der Peripherie.

#### - Elektronisches Klemmenverhalten

- . Eingangsseitige TTL-Kompatibilität In der Darstellung der CPU nach Bild 11 ist die Bedingung für die TTL-Kompatibilität am IT-Eingang angegeben. Der Treiberwiderstand von 1k dient dem eicheren Erreichen des H (high)-Pegels.
- . Ausgangsseitige TTL-Kompatibilität
  Die volle TTL-Kompatibilität zu Standard-TTL-Schaltkreisen läßt sich nur über einen zusätzlichen Ştromverstärkungs-Transistor erreichen (z. B. KT326B).
- . Bidirektionale Bus-Leitungen Um über die gleichen Anschlußklemmen Daten sowohl senden

ale auch empfangen zu können, ist ein Umschalten der Ausgangsklemmen aller an den Datenbus angeschlossenen Schaltkreise in einen neutralen Zuetand möglich (Drei-Zuetanda-Ausgänge, three state outputs). Mit gewissen Einschränkungen kann diese Eigenschaft auch mit Schaltkreisen erreicht werden, die ausgangsseitig offene Kollektoren besitzen (z. B. D103). In beiden Formen ist der Ausgang für den neutralen Zuetand hinreichend hochohmig.

#### b) Innerer Aufbau der CPU/U808D

Die Blocketruktur der CPU U808 ist im Bild 12 gezeigt /71/, /91/. Alle Blöcke sind über einen 8-Bit-Datenbus (acht Datenleitungen) so miteinander verbunden, daß sowohl in die Blöcke hinein als auch aus den Blöcken heraus Daten transportiert werden können. Die Tätigkeit jedes Blockes wird über Steuerleitungen eingeleitet und beendet.

Die Blöcke haben folgende Aufgaben:

- Die Zeit- und ZVE-Steuerung setzt den von außen etändig anliegenden Zweiphaeen-Takt  $(C_1, C_2)$  in ein Synchronisationssignal  $(S_y)$  und in drei Maechinenzyklussignale  $(S_0, S_1, S_2)$  um. Damit kann ein Maechinenzyklus aus maximal acht Zuständen bestehen. Sie bestimmen in Abhängigkeit vom Bereitschaftssignal READY (RD) und Unterbrechungssignal INTERRUPT (IT) den zeitlichen Ablauf der Befehlsabarbeitung.
- Der <u>Befehlezähler (PC, program counter, Programmzähler)</u> liefert enteprechend dem Zählerstand die Adresse der abzuarbeitenden Befehle. Da eine Adresse max. 14 Bit (für 16 K-Speicherplätze) umfassen kann, muß eie in einen niederwertigen (8-Bit) und einen höherwertigen (6-Bit) Teil zerlegt werden und durch einen Multiplexer in zwei Worten auf den 8-Bit-Daten- und Adreßbus übertragen werden. Die sieben Adreß-Kellerspeicher (Stack) gestatten das Zwischenspeichern von Adressen (14 Bit) nach dem LIFO-Prinzip (last in-first out, zuletzt hinein zuerst hinaus). Im einfachsten Programmablauf wird

der Befehlezähleretand mit der Abarbeitung eines Befehles um 1 oder 2 oder 3 - je nach Befehleart - automatisch erhöht, so daß die Adresse des nachfolgenden Befehls im Befehlezähler bereitsteht. Bei Unterprogrammaufrufen wird die aktuelle Adresse des Unterprogrammes in den Befenlezähler gebracht. Nach Beendigung der Unterprogrammbearbeitung wird mit einem Rückkehrbefehl die zuletzt in den Stack geladene Adresse wieder in den Befehlezähler übertragen, so daß das Hauptprogramm folgerichtig abgearbeitet werden kann. Der Adreß-Stack-Pointer (Zeiger des Adreß-Keller-Speichers) organisiert das interne Umepeichern der im Stack aufgehobenen Adressen. Mit den 7 Stacks lassen eich maximal 7 Rücksprungadressen aufheben. Bei Oberfüllung des Stack geht die zuerst eingeladene Adresse verloren.

Ober den <u>Datenbus-Puffer</u> erfolgt die Obertragung von Adressen oder Daten zu den äußeren Speichern bzw. Ausgabe-Baugruppen oder umgekehrt der Empfang der gelesenen Daten oder Befehle aus den Speichern bzw. den Eingabesinheiten in die CPU.

Befehle gelangen in das <u>Befehleregieter</u> und werden anschließend im <u>Befehlsdekoder</u> entschlüsselt. Die Entschlüsselung wird durch eine Logik vorgenommen, die die funktionellen und zeitlichen Abläufe für die Aberbeitung von 228 elementaren Befehlen (Instruktionen) festlegt, die aus den 48 Basisbefehlen gebildet werden können. Aus dem erkannten Befehl, der abzuarbeiten ist, folgt die entsprechende Zyklussteuerung. Zur Realisierung des Datentransportes, logischer und arithmetischer Befehle wird ein einziges Befehlswort benötigt. Bei Zweiwort-Befehlen ist an den Befehl ein zu verarbeitendes Datenwort gebunden. Für Sprungund Rufoperationen werden Dreiwort-Befehle benötigt.

Aus dem Operationscode eines 8Bit-Wortes können maximal 28 = 256 elementare Befehle unterschieden werden, wovon im Mikroprozessor U808D 228 genutzt werden.

Daten werden in den <u>Akkumulator A</u> oder in die 8-Bit-<u>Register B</u> <u>bis L</u> gebracht. Durch eine Register-Selektion wird ihre unabhängige Verwendbarkeit ermöglicht. Ihre Adressierung ist durch folgenden Code festgelegt:




Bild 12: Blockschaltbild des Mikroprozessors U808D /91/, /92/

Besondere Verwendung finden in den Mikroprozessor-Befehlen die Register:

- . A als Akkumulator Der Akkumulator liefert bei arithmetischen oder logischen Operationen einen der zwei Operanden und hebt das Resultat der Operationen auf.
- . H und L als Adreß-Speicher für die indirekte Adressierung externer Speicherplätze

  Der Inhalt der Register L und H ergibt gemeinsam den mit

  M (memory) bezeichneten Speicherplatz des externen Speichers.

  Dabei enthält L den niederwertigen 8-Bit- und H den höherwertigen 6-Bit-Adreßteil der 14 Bit Adresse. Die verbleibenden 2 Bit sind ohne Bedeutung.

Sämtliche Verknüpfungen zweier Datenworte erfolgen in der arithmetisch-logischen Einheit (ALU).

Zu verarbeitende 8-Bit-Worte werden in den temporären Registern a, b zwischengespeichert. Zu den Aufgaben der ALU gehört die Realisierung von Befehlen zur Addition, Subtraktion, logischen UND-, ODER-Verknüpfung, zum Größenvergleich, zum Erhöhen oder Erniedrigen von 8-Bit-Worten. Die arithmetisch-logische Einheit ist das Rechenwerk des Mikroprozessors.

Die <u>Bedingungs-Flip-Flops</u> (Flags, Zeichen) werden in Abhängigkeit vom Resultat der Verknüpfungsoperation der ALU gesetzt (Übertrag, Null, höchstwertigstes Bit, Parität). Sie gestatten Programmverzweigungen, Ruf-, Sprung- und Rücksprungoperationen.

Die Bedingungs-Flip-Flops (Flags) heißen:

- $C(\underline{carry}) = Ubertrag, Z(\underline{zero}) = Null,$
- $S(\underline{s}ign) = Vorzeichen, P(\underline{p}arity) = Parität.$

Ihre Zustände werden durch entsprechende Befehle ausgewertet.
wobei folgende Symbole als Bestandteile der Befehle festgelegt sind:

C für C = I (carry) bei Obertrag des Resultates

NC für C = O (no carry) kein Obertrag

Z für Z = I (zero) Resultat ist null

NZ für Z = 0 (no zero) Resultat ungleich null

M für S = I (minus) Resultat ist negativ.

P für S = 0 (plus) Resultat ist positiv

PE für P = I (parity even) Resultat ist gerade

PO für P = O (parity odd) Resultat ist ungerade

Die Bedingungs-Flip-Flope geben der Programmgestaltung eine große Flexibilität.

#### c) Zeit- und Ablaufsteuerung der CPU U808D

Die Abarbeitung eines Befehls des Mikroprozessors erfolgt in einem, zwei oder drei Maschinenzyklen (M-Zyklen). Jeder Maschinenzyklus wiederum zerfällt in Zeit-(Takt-)Zyklen (T-Zyklen) unterschiedlicher Länge. Der zeitliche Ablauf der Befehlsabarbeitung ist somit sowohl durch den aktuellen Befehl als auch durch die externen Steuersignale festgelegt. Als externe Steuersignale dienen immer die Signale C<sub>1</sub>, C<sub>2</sub> als Grundtakte und die Signale Interrupt IT (Unterbrechung) und Ready RD (Bereitschaft) als Modifikation der T-Zyklen-Anzahl. Hinzu kommt eine Beeinflussung des T-Zyklenablaufes beim Einschalten des Prozessors oder durch das Lesen eines Halt-Befehls, Bild 13 zeigt die Zeitsteuerung (T-Zyklen) des Prozessors U808D.

In den angegebenen 8 T-Zyklen vollziehen sich prinzipiell alle Operationen des Mikroprozessors sowohl innerhalb des Schaltkreises als auch extern in der Randelektronik. Eine aktive Funktion zur Befehlsabarbeitung haben jedoch nur die 5 Grundzyklen  $\rm T_1$  bis  $\rm T_5$ :

- T<sub>1</sub>: . Der Befehlszähler (PC) sendet den niederwertigen Teil seines Zählerstandes (8 Bit) aus: D<sub>7</sub>...D<sub>0</sub>, T<sub>1</sub>
  - . Nach dem Aussenden wird der Befehlszählerstand automatisch um 1 erhöht.
  - . Statusanzeige für  $T_1$ :  $S_2S_1S_0 = 010$

- T<sub>2</sub>: . Der Befehlszähler (PC) sendet den höherwertigen Teil seines Standes (6 Bit) aus: D<sub>5</sub>...D<sub>0</sub>, T<sub>2</sub>.

  Niederwertiger und höherwertiger Teil bilden gemeinsem die Adresse (14 Bit): A<sub>13</sub>...A<sub>0</sub>.

  Sie wird in einem externen Auffangregister (latch) zwischengespeichert, bis die Daten aus dem entsprechenden Speicherplatz gelesen sind.
  - . Eine Erhöhung des Befehlszählerstandes des höherwertigen Teiles erfolgt aus dem Obertrag des niederwertigen Teils.
  - . Die verbleibenden zwei Bit  ${\rm D_7D_6}$  des zweiten Taktes enthalten den Code für die Art des in Aberbeitung befindlichen Maschinenzyklus.
  - . Statusanzeige für  $T_2$ :  $S_2S_1S_0 = 100$ .
- $T_3$ : . Nachdem mit  $T_1$  und  $T_2$  die Adresse eines Programmspeicherplatzes am Speicher anliegt, wird im Takt  $T_3$  der in diesem Platz befindliche Befehl gelesen (Befehlholen) und in das Befehleregister gebracht.
  - . Ebenso werden im Takt T<sub>3</sub> Daten aus dem externen Speicher gelesen oder Daten in den externen Speicher geschrieben, wenn der enteprechende Maschinenzyklus vorliegt.
  - . Statusanzeige für  $T_3$ :  $S_2S_1S_0 = 00I$
- $T_4$ , . Die Takte  $T_4$  und  $T_5$  dienen der Ausführung eines Befehls  $T_5$ : innerhalb der CPU (Rechenwerk und Registeroperationen)
  - . Sind keine entsprechenden Operationen auszuführen, so werden diese Takte übersprungen.
  - . Statusanzeige für  $T_4$ :  $S_2S_1S_0 = III$ ,  $T_5$ :  $S_2S_1S_0 = IOI$ .




Bild 13: Maschinenzyklus mit der maximal möglichen Anzahl von T-Zyklen

Diese 5 Grundtakte können modifiziert werden:

- $T_{11}$ : Am Ende eines jeden Befehles wird die Interrupt-Leitung abgefragt. Liegt eine Interrupt-Anmeldung vor, so ist IT = I. Dann wird ein internes Interrupt-FF gesetzt und anstelle des Zustandes  $T_1$  der Zustand  $T_{11}$  angenommen. Intern unterscheiden sich  $T_1$  und  $T_{11}$  nicht, jedoch wird nach außen zur Bestätigung der Interrupt-Anerkennung ein anderes Statussignal ausgesendet.
  - . To folgt ohne Erhöhung des Befehlszählerstandes.
  - . Statusanzeige für  $T_{11}$ :  $S_2S_1S_0 = IIO$ .
- $T_{3W}$ : . Ist am Ende des Zustandes  $T_2$  die Bereit-Leitung RD nicht I, d. h., es ist RD = 0, so muß die CPU mit der weiteren Befehlsabarbeitung warten, bis die Bereitschaft RD = I gemeldet wird. Erst dann geht  $T_{3W}$

in  $T_3$  über. Liegt RD stationär auf I, so wird  $T_{3W}$  übersprungen. Der Zustand  $T_{3W}$  kann ein beliebiges Vielfaches eines T-Zyklusses betragen. Die Däuer der Wartezeit der CPU hängt z. B. von den notwendigen Datenlesezeiten langsamerer externer Speicher ab. So kann grundsätzlich nach  $T_2$  ein  $T_{3W}$ -Zyklus folgen, um ein sicheres Datenlesen zu gewährleisten.

- . Statusanzeige für T<sub>3W</sub>: S<sub>2</sub>S<sub>1</sub>S<sub>0</sub> = 000.
- $\rm T_{3S}$ : . Wurde in  $\rm T_3$  ein programmierter oder über einen Eingabekanal anliegender Halt-Befehl gelesen, so geht die CPU in den  $\rm T_{3S}$ -Zustand (Stop).
  - . Ebenso wird  $T_{\rm 3S}$  eingenommen, wenn die Betriebsspannung zugeschaltet wird.
  - . Das Verlassen des Stop-Zustandes kann mit Hilfe eines kurzen Interrupt-Impulses (IT=I) ausgelöst werden.
  - . Der Tag-Zuetand kann beliebig lange dauern.
  - . Statusanzeige für  $T_{3S}$ :  $S_2S_1S_0 = OII$ .

Das Zuetands-Flußdiagramm (Zuetandagraph) Bild 14 zeigt die möglichen Obergänge zwischen den T-Zuetänden. Die beeinflußbaren Bedingungen für den Obergang von einem T-Zustand in einen anderen sind an den Pfeilen oder in den Bedingungskästchen in der beschriebenen Weise angegeben. Das nach einer Interrupt-Erkennung gesetzte INT-FF bleibt so lange I, bis der Ein- oder Mehr-Byte-Interrupt-Befehl abgearbeitet ist, danach wird es automatisch rückgesetzt.

Unter Verwendung der Grund-T-Zyklen  $T_1$ ,  $T_2$ ,  $T_3$ ,  $T_4$ ,  $T_5$  kann der Mikroprozessor U8O8D folgende Maschinenzyklen (M-Zyklen) abarbeiten:

- PCI: . (<u>p</u>ut <u>c</u>ontrol <u>i</u>nstruction), Befehlsholezyklus. Jede Befehlsabarbeitung beginnt mit einem PCI-Zyklus, da sich alle Befehle im externen Programmspeicher oder in der Peripherie befinden.
  - . M-Zyklus-Code für PCI:  $D_7D_6 = D0$ .




Bild 14 Zustandegraph zur Beschreibung der Obergänge zwiechen den T-Zuständen (S<sub>2</sub>,S<sub>1</sub>,S<sub>0</sub>)

- PCR: . (<u>put control read</u>), Speicherlese-Zyklus. Im Ergebnis des im PCI-Zyklus erkannten Befehls werden Daten vom Speicher in die CPU transportiert.
  - . M-Zyklus-Code für PCR: D<sub>7</sub>D<sub>6</sub> = IO.
- PCW: . (<u>put control write</u>), Speicherschreib Zyklus. Entgegengesetzt zum Lese-Zyklus werden Daten in den externen Speicher geschrieben.
  - . M-Zyklus-Code für PCW:  $D_7D_6 = II$
- PCC: . (<u>put control call</u>), Ein-, Ausgabe-Zyklus. Daten werden aus der Peripherie in die CPU oder von der CPU in die Peripherie transportiert.
  - . M-Zyklus-Code für PCC: D<sub>7</sub>D<sub>6</sub> = OI.
- d) Blockstruktur eines einfachen Mikrorechners mit der CPU U808D

Um den Mikroprozessor U808D in einem speziellen Gerät oder als Mikrorechner nutzen zu können, ist ein funktionsgerechter Aufbau vollständiger Baugruppen notwendig. Ein Anwendungsbeispiel ist in der Firmendokumentation des Kombinates Mikroelektronik beschrieben /91/.

Die im Bild 15 gezeigte Blockschaltung nach /91/ enthält folgende Funktionsgruppen:

- \_ CPU U808D als Mikroprozessor zur Befehlsabarbeitung und Zeitund Ablaufsteuerung.
- Taktgenerator für den nicht überlappenden Zweiphasentakt  ${\rm C_1}$ ,  ${\rm C_2}$  von z. B. 500 kHz.
- Bus-Treiber zur Stromverstärkung der Signale D. ... D.
- Auffang-Adreß-Register für die niederwertigen (8Bit)- und höherwertigen (6Bit)-Adreßteile der Takte T<sub>1</sub> und T<sub>2</sub> sowie für die zwei Bite D<sub>7</sub> D<sub>6</sub> zur M-Zyklus-Kodierung PCI, PCW, PCR, PCC.
- Adreßschalter zur Bildung der Gesamtadresse A<sub>13</sub>...A<sub>o</sub> und zur Blockauswahl der ROM- bzw. RAM-Speicherblöcke.
- Programm- und Datenspeicherblöcke (ROM, RAM).
- Ein-, Ausgabetore, die aus Puffer-Registern oder -Gattern gebildet werden und die Eingabe bzw. Ausgabe von Daten ermöglichen.
- E/A-Tor-Decoder zur Bildung der enteprechenden Tor-Adresse aus dem E/A-Adreßwort (RRMMM) und der E/A-Steuerung (I/O).
- Eingabe-Multiplexer zur Obernahme der Eingabe- und Speicher-Daten auf den bidirektionalen Bus der CPU.
- Steuer-Logik zur Verarbeitung externer Steuereignale wie Interrupt (IT), Bereitschaft (RD), der Statuseignale der T-Zyklen  $S_2S_1S_0$ , der Synchronisation  $S_y$ , der M-Zyklus-Kodierung  $D_7$   $D_6$  für PCI, PCR, PCW, PCC sowie der Ein-Ausgabe-Tor-Adreß-Bit-gruppe RR zur Ein-Ausgabesteuerung.

e) Befehle des Mikroprozessors U808D

# Befehlestruktur

Alle Befehle, Daten und Adressen sind aus 8-Bit-Worten der Form  $^{0}7^{0}6^{0}5^{0}4^{0}3^{0}2^{0}1^{0}$ o mit der Stellenwertigkeit  $^{0}n(^{0}n=2^{n})$  zusammengesetzt. Sie bestimmt den Maschinencode der Befehle. Befehlsstruktur:

. Ein-Wort-Befehle: Verwendung: Befehlscode Interner Register-D7D6D5D4D3D2D1D0 transfer, Operationen mit internen Registerdaten, Ein-/ Ausgabe-Operationen. Halt-, Rückkehr-/ und Verschiebe-Befehle. Memory-Operationen . Zwei-Wort-Befehle: Verwendung: 1. Wort D7D6D5D4D3D2D1D0 Befehlscode Operationen mit vorgegebenen Daten 2. Wort B7B6B5B4B3B2B1B0 Datenwort . Drei-Wort-Befehle: Verwendung: 1. Wort D<sub>7</sub>D<sub>6</sub>D<sub>5</sub>D<sub>4</sub>D<sub>3</sub>D<sub>2</sub>D<sub>1</sub>D<sub>0</sub> Befehlecode Ruf- und Sprung-Operationen 2. Wort A7A6A5A4A3A2A1A0 niederwertige 8 Bit d. Adreese 3. Wort X X  $^{A}_{13}^{A}_{12}^{A}_{11}^{A}_{10}^{A}_{9}^{A}_{8}$  höherwerti- ae 6 Bit ge 6 Bit

Die Bite  $\rm D_7$  und  $\rm D_6$  im 3. Wort ( $\rm A_{15}A_{14}$ ) werden von der CPU nicht bearbeitet und sind wahlfrei.

d. Adresse

Eine genaue Beschreibung der Basisbefehle ist in der Tabelle 1, Teile 1 bis 3, angegeben. Darin sind externe Speicherplätze (memory) durch M beschrieben, zu deren Adressierung die Inhalte der Register H und L verwendet werden.

Bei Register-Operationen ist für die Kodierung der Quellregister (source) SSS und der Senkenregister = Zielregister (drain) DDD. Im Binärcode ist für logisch "Eins" das Zeichen "I" verwendet. In den E/A-Befehlen beschreiben RR den Code der Torgruppen und

Register-	Befehle	Wirkung der Befehle	Beschreibung der Befehle	Bemerkungen	Flage
II DDD SSS	MOV, r1, r2	(r1) <del>←</del> (r2)	Lade Reg.r1 mit Inhalt Reg.r2		
II DDD III	MOV r,M	(r) <b>←</b> (M)	Lade Reg.r mit Inhalt von M	(r2)=SSS	
II III SSS	MOV M,r	(M) <del>←</del> (r)	Lade M mit Inhalt von Reg.r	-Quellreg.	
00 DDD IIO 87 BO	MVI r	(r) <del>←</del> B7B0	Lade Register r mit den Daten B7BO	(r1)=DDD	×
00 III II0 <b>B7</b> B0	MVI M	(M) <del>&lt;−−B</del> 7B0	Lade Speicherplatz M mit den Daten 8780	-Zielreg.	
00 DDD 000	INR r	(r)←(r)+1 (r≠A)	Erhöhe Inhalt von Reg.r um 1		Z,S,F
00 DDD 00I	DCR r	(r) <del>&lt;</del> —(r)-1 (r≠A)	Erniedr.Inh. von Reg.r um 1		Z,S,F
				r,r1,r2=	
Akkumulator-	Befehle			A 000	
IO 000 SSS	ADD r	(A) <b>←</b> (A)+(Γ)	Addiere den Inhalt von:r,	B 001	
10 000 111	ADD M	(A) <del>←</del> (A)+(M)	м	C 010	
00 000 I00 B7 B0	ADI	(A) <del>←</del> (A)+B7B0	bzw.die Daten B7BO zum Akku-Inhalt,Resultat im Akku	D 011	,
IO 001 SSS	ADC r	$(A) \leftarrow (A) + (r) + (Cy)$	Add. Inhalt von: r und Cy,	H IOI	٠.
10 001 111	ADC M	$(A) \leftarrow (A) + (M) + (Cy)$	M und Cy	L IIO	811 2,5
00 00I I00 B7 B0	ACI	(A) ← (A)+B7B0+(Cy)	bzw.die Daten B7BO u. Cy zum Akku,Resultat im Akku	M III	tzt (
10 010 SSS	SUB r	(A) <del>←</del> (A)-(r)	Subtrahiere Inhalt v.: r,	Adressier.	80 B
10 010 111	SUB M	(A) <del>-</del> (A)-(M)	м	von M	9 t
00 0I0 I00 B7 B0	SUI	(A) <del></del>	bzw.die Daten B7BO zum Akku-Inhalt,Resultat im Akku	durch HL;	Resulte ingunge-
IO OII SSS	SBB r	$(A) \leftarrow (A) - (CY)$	Sub.Inhalt von: r und Cy	Cy=Carry	Rei
10 011 111	SBB M	$(A) \leftarrow (A) - (M) - (Cy)$	M und Cy	entspr.dem	8 8
00 0II 100 B7 B0	SBI	(A) - (A) - B7B0-(Cy)	bzw.die Daten 87BO u.Cy zum Akku,Resultat im Akku	Flag:C	0 6

Akkumulator-6	Befehle	Wirkung der Befehle	Beschreibung der Befehle	Bemerkungen	Flags
10 100 SSS A	NA r	(A) <b>←</b> (A)∧ (r)	Bilde das logische UND von: r		
IO IOO III AN	NA M	(A) <del>←</del> (A) ∧ (M)	M		٥,
00 100 100 AM B7 BO	NI	(A) <b>←</b> (A) <b>∧</b> B7B0	bzw. den Daten B7BO mit dem Akku-Inhalt,Res. im Akku		2,5
IO IOI SSS XF	RA r	(A) <del></del> (A) <del>∀</del> (r)	Bilde EXCLUSIV-ODER von: r,	EXCL.ODER	
IO IOI III XF	RA M	(A) <b>←</b> (A) <b>∀</b> (M)	М	entspricht	zt
00 IOI IOO XF B7 BO	RI	(A) <b>→</b> (A) <b>∀</b> B7B0	bzw.den Daten 8730 mit dem Akku-Inhalt,Res.im Akku	Antivalenz	set 0
IO IIO SSS OF	RAr	(A) <b>←</b> (A) <b>∨</b> (r)	Bilde INCLUSIV-ODER von: r		tat Cy=
10 110 111 Of	RA M	(A) • (A) V (M)	М	i	ul r
00 IIO IOO OF B7 BO	RI	(A) <b>←</b> (A) <b>V</b> B7B0	bzw.den Daten B7BO mit dem Akku-Inhalt,Res. im Akku		Res abe
IO III SSS CN	MP r	(A) - (r)	Vergleiche Inhalt von: r,	(r),(A),(M)	118 : P
IO III III C	MP M	(A) - (M)	м	u.D7D0	ebn zt: ,S,
00 III 100 CF B7 B0	PI	(A) - B7BO	bzw.die Daten B7BO mit Akku-Inhalt	bleiben unverän <b>d.</b>	Erg set C,Z
00 000 010 RL	LC	Cy+B7+B0+	Verschiebe Akku- ( links		
00 00I 0IO R	RC	B7-B0 -Cy	Inhalt nach: rechts		is C
00 010 010 RA	AL	<u>Cy</u> + <u>6</u> 7 <del>4</del> −80	Verschiebe Akku- (links		ebn zt:
00 0II 0I0 RA	AR	•B7—B0 <b>→</b> Cy	Inhalt durch den Chechts Übertrag nach:		Erge setz

Ein-Ausgab	e-Befehl	9			
OI OOM MMI	IN	(MMM) <del>-</del> (A)	Eingabedaten vom Bus in Akku	Toradresse	60
OI RRM MMI	OUT	(A) <del>→</del> (RRMMM)	Akku-Inh.auf Ausgabetor	durch RRMMM	PZS Lf
				festgelegt	ਹ ਛ ∶

Tabelle 1 Befehlsliste des U 808 (Teil 2: Akkumulator- u. Ein-Ausgabe-Befehle)

	Befehle	Wirkung der Befehle	Beschreibung der Befehle	Bemerkungen	Flage
01 XXX 100 A7 A0 XXA13A8	JMP	(PC) <b>→</b> A13A0	Unbedingter Sprung zur Speicheradresse;A13AO	Kodierung Beding.FF:	×
OI OCC OOO A7 AO XXA13A8	JNC, JNZ, JP, JPO	C=0 ↑ (PC) ← A13A0 C=1 ↑ (PC) ← (PC)+3	Bedingter Sprung zur Spei- cheradresse:A13A0,wenn Bedingungs-FF C=0	CC Flag OO Carry OI Zero	rtung ding.
OI ICC 000 A7 A0 XXA13A8	JC, JZ, JM, JPE	C=1 (PC) -A13A0 C=0 (PC) -(PC)+3	Bedingter Sprung zur Spei- cheradresse:A13AO,wenn Bedingungs-FF C=1	IO Signif, II Parity C=Zustand	Auswe d. Be C,Z,S
OI XXX IIO A7 AO XXA13A8	CALL	(ST) <del>-</del> (PC)+1 (PC) <del>-</del> A13A0	Unbedingter Aufruf der Un- terprogrammadresse:A13A0	PC. tack wird	.X
OI OCC OIO A7 AO XXA13AB	CNC,CNZ, CP,CPO	C=0 <b>(ST) (PC)</b> (PC) <b>(PC) A13</b> A0 C=1 <b>(PC) (PC) (PC)</b> +3	Bedingter Aufruf der Unter- programmadr.:A13AO,wenn Bedingungs-FF C=O	eller d in S k-Niv. erhöh	ertung ngungei S,P
OI ICC 0I0 A7 A0 XXA13A8	CC,CZ CM,CPE	C=1 <b>(</b> ST) <b>(</b> PC) (PC) <b>(</b> PC) <b>(</b> PC) +3	Bedingter Aufruf der Unter- programmadr.:A13AO,wenn Bedingungs-FF C=1	aktue Stane Stack um 1	Auswe Bedir C,Z,S
00 OCC OII	RET RNC,RNZ, RP,RPO	(PC) → (ST) C=0 ↑ (PC) → (ST) C=1 ↑ (PC) = (PC)+1	Rücksprung zur Stackadresse Rücksprung zur Stackadresse wenn Bedingungs-FF C=O	tack- n den l.PC tack- rnied,	- <u>8</u> -
00 ICC 011	RC,RZ, RM,RPE	C=1 <b>↑</b> (PC) <b>←</b> (ST) C=0 <b>↑</b> (PC) = (PC) + 1	Rücksprung zur Stackadresse, wenn Bedingungs-FF C=1	le S rd i szäh ht, S 1 e	tung unge P
00 AAA 10I	RST	(ST) ← (PC)+1 (PC) ← 000000 00AAA000	Aufruf der Speicheradresse: 00 AAA 000 (Erhöhung d. Stackniv. um 1	tuel fehli bracl	Auswer Beding C,Z,S,F
Maschinen-	Befehl				
X00 000 00X	HLT HLT	Halt	Einnahme des Stopzustandes (T3S) bis Interrupt (IT=1)	IT=1 wirkt als Start	×

Tabelle 1 Befehlsliste des U808D (Teil 3: Adressen- u. Maschinen-Befehle)

	Anzahl T-Zu	st.			lus			M-Zyklus 2 (PCR-,PCW-,PCC-Zyklus)					M-Zyklus 3 (PCR,PCW-Zyklus)				
76 543 210			₽ <del>`</del>	_	<del></del>	lus)		<u> </u>	<del></del>	<del>,</del>	_	<del></del>	_	T	$\neg$	<del></del>	<u> </u>
Indexreg			71	T2	Т3	T4	T5	T1	T2	тз	T4	T5	T1	T2	Т3	<u>T4</u>	T5
II DDD SSS II DDD III II III SSS OO DDD IIO	MOV r M MOV M r	5 8 7 8		-Kod.	۵	r2+b	b+r1	L! L! PCL!	HI H! PCHI	D7 DO⇔b b! D7DO÷b		(PCW) b⇒r1_	(P (P	CR)			
00 DDD 000	MVI M INR r OCR r	9 5 5	itedw.)	.)+PCI-	u.Reg.	T4 T4	(r)+1,ZS (r)-1,P	PCLI	PCHI	D7D0+b	(	PCR)	<u>]</u> 	ні	ЬI	(PC	W)
Akku-	Befehle		u)	3	66								.l				
IO PPP III	ALU-OP r ALU-OP M	5 8 8	tandes	(höherw	6	r2 <del>•</del> b	OP,CC	L] PCL!	HI PCHI	D7D0 <b>⇒</b> b	T4 T4			CR)			
00 010 010 00 000 010	ALU-OP I RLC RRC RAL RAR	5555	zähler-Star	szählerst. (1	in Befehl	T4 T4 T4 T4	Rotation im Akku	PCL	PCHI	D7B0=8	14	07,00		CK			
Adressen-	Befehle		zäh	18 h	P												
OI OCC OIO	JNC,NZ,P,PO JC,Z,M,PE CALL CNC,NZ,P,PO	9/11 11 9/11	d. Befehlsz	d. Befehlsz	s Speich			PCLI	PCHI	A7A0 ♦b (PCR)					A13A8+8	B-HCH	P-PCL PRCR)
OO OCC OII	CC,Z,M,PE RET RNC,NZ,P,PO RC,Z,M,PE RST	9/11 5 3/5 3/5 5	Aussend.	Aussend.	Befehl au	AS-1 AS-1 AS-1 a+PCH	T5-	(	a;0	O ; b	:	00AA	AO	00)			
E/A-	Befehle		<u></u>	= ;													
OI OOM MMI OI RRM MMI	IN OUT	8 6	PCL	РСН				A.I A.I	p !	D7D0 <del>•</del> b T3	CC 1	b <del>-</del> A PCC)	(P	CC)			
Maschinen-E	Befehle												Ī				
00 000 00X	HLT HLT	4			7 3S		(!=Inha	lt wi	rd au	ısge <b>s</b> endet	, <b>1</b> = E	efehl	s en d	e)			

Tabelle 2: Maschinenzyklen zur Abarbeitung der U808-Befehle

Tabe	HLT	INR C	INR E	INR L	JNC	JР	JC	JM	ADD A	SUB A	ANA A	ORA A	NOP	MOV C,A	MOV E,A	'MOV L,A	0	0000
11e 3	-	DCR C	DCR E	DCR L	IN O	TUO 8	0UT 16	0UT 24	ADD B	SUB B	ANA B	ORA B	MOV A,B	MOV C,B	MOV E,B	MOV L,B	1	0001
): Bef	RLC	RAL		-	CNC	CP	СС	CM-	ADD C	SUB C	ANA C	ORA C	MOV A,C	MOV C,C	MOV E,C	MOV L,C	2	0010
	RNC	RP	RC	RM	IN 1	0UT 9	0UT 17	0UT 25	ADD D	SUB D	ANA D	ORA D	MOV A,D	MOV C,D	MOV E,D	MOV L,D	3	0011
hlscod	ADI	SUI	ANI	ORI	JMP	JMP	JMP	JMP	ADD E	SUB E	ANA E	ORA E	MOV A,E	MOV C,E	MOV E,E	MOV L,E	4	0100
e al	RST 0	RST 2	RST 4	RST 6	IN 2	0UT 10	0UT 18	0UT 26	ADD H	SUB H	ANA H	ORA H	MOV A,H	MOV C,H	MOV E,H	MOV L,H	5	0101
ler	MV I A	MVI C	MVI E	MVI <u>L</u>	CALL	CALL	CALL	CALL	ADD L	SUB L	AŅA L	ORA L	MOV A,L	MOV C,L	MOV E,L	MOV L,L	6	0110
<b>-</b> 08080	RET	RET	RET	RET	IN 3	0UT 11	0UT 19	0UT 27	ADD M	SUB	ANA M	ORA M	MOV A,M	MOV C,M	MOV E,M	MOV L,M	7	0111
Ве	INR P	INR D	INR H	-	JNZ	JPO	JZ	JPE	ADC A	SBB A	XRA A	CMP A	MOV B,A	MOV D,A	MOV H,A	MOV M,A	8	1000
fehl	DCR B	DCR D	DCR H	-	IN 4	0UT 12	0UT 20	0UT 28	ADC B	SBB B	XRA B	CMP B	MOV B,B	MOV D,B	MOV H,B	MOV M,B	9	1001
е	RRC	RAR	-	-	CNZ	СРО	CZ	CPE	ADC C	SBB C	XRA C	CMP C	MOV B,C	MOV D,C	MOV H,C	MOV M,C	Α	1010
	RNZ	RPO	RZ	RPE	IN 5	0UT 13	0UT 21	0UT 29	ADC D	SBB D	XRA D	CMP D	MOV B,D	MOV D,D	MOV H,D	MOV M,D	В	IOII
	ACI	SBI	XRI	CPI	JMP	JMP	JMP	JMP	ADC E	SBB E	XRA E	CMP E	MOV B,E	MOV D,E	MOV H,E	MOV M,E	C.	1100
	RST 1	RST 3	RST 5	RST 7	IN 6	0UT 14	0UT 22	0UT 30	ADC H	SBB H	XRA H	CMP H	MOV B,H	MOV D,H	MOV H,H	MOV M,H	D	1101
	MVI B	MVI D	MVI H	MVI M	CALL	CALL	CALL	CALL	ADC L	SBB L	XRA L	CMP L	MOV B,L	MOV D,L	MOV H,L	MOV M,L	Ē	1110
	RET	RET	RET	RET	IN 7	0UT 15	0UT 23	0UT 31	ADC M	SBB M	XRA M	CMP M	MOV B,M	MOV D,M	MOV H,M	HLT	F	IIII
	0	1	2	3	4	5	6	7	8	9	Α	В	С	٥	E	F		3210
ļ	000	0 0	O )	I I O	<b>0</b> 0 1	0 I	0 I 1	I	000	<b>I</b> <b>0</b> o	<b>0</b> I	i i	0 0 1	I 0 !	, I	I I I	<b>4 5</b> 6	

## Beispiel: Programm: Wandlung 1 aus 8-Code in Binārcode

Eine Zahl im 1 aus 8 Code soll in den Binärcode gewandelt werden. Die Zahl, die umgewandelt werden soll, befindet sich im Register B. Die Binärzahl soll im Register C stehen. Das Programm soll ab Speicherplatz OB beginnen.

	Marke/ Name	Mnemocode Befehl	Interpretation	Maschi ADRESSE oktal	nencode Befehl/ Operand
9: 00010000° 5 C: 00000101° 5		MOV A, B MVI C, OB	(B) → (A) OB → (C)	00 0 <b>1</b> 02	0000000
PAP: A : = B		CMP C JZ M2	(A):=(A) ~ (C) Sprung, wenn Z=1	03 04 05	00001100
C:= 0 A = 0?	M1	INR C RAR JNC M1	(C):=(C) + 1 Verachiebung Sprung, wenn c=0	05 07 10 11	0100000 0001101 0001000
Verschieben von nach rechts über Carry c = 1 ?	A M2	HLT	HALT	12 13 14	0000000 0000000

MMM das konkrete Tor.

Tabelle 2 enthält die interne Befehlsabarbeitung in den Maschinenzyklen  $\rm M_1$  bis  $\rm M_3$ . Dabei ist auf die Klammer-Kennzeichnung zur Benennung der Inhalte eines Registers überwiegend verzichtet worden.

Bei den ALU-Operationen wurde zur Codierung der speziellen Operation die Symbolik PPP und bei Adressenbefehlen CC verwendet. Im Restart-Befehl wird die Rücksprungadresse durch AAA beschrieben. Tabelle 3 enthält die Mnemoniks aller U808D-Befehle in der Zuordnung zum Maschinen-Befehlscode (dual und hexadezimal). Die E/A-Tore sind dezimal numeriert von 0 bis 31. Die Restart-Adressen sind ebenfalls dezimal beschrieben von 0 bis 7.

#### 2.1.2. Mikroprozessor Intel 8080 /18/, /20/, /49/, /73/, /75/

Die Blockstruktur der CPU 8080 ist in Bild 16 gezeigt. Die grundsätzliche Funktion ist ähnlich der des Vorläufers 8008. Er zählt jedoch bereits zur 2. Mikroprozessor-Generation, da er sich in wesentlichen strukturellen und technischen Merkmalen unterscheidet. Durch die Realisierung in NMOS-Technik besitzt er eine wesentlich kürzere Zykluszeit von 1,6 ... 2 jus. Die Trennung des Adreßbusses (16 Bit für 64 K Speicherplätze) vom Datenbus bewirkt einen wesentlich effektiveren Hardwareaufbau und eine günstigere Befehlsabarbeitung.

Die wichtigeten technischen Vorteile gegenüber dem Vorläufer 8008 folgen aus der Blockschaltung Bild 16:

- Zum 16 Bit-Befehlszähler gehört ein 16 Bit-Stapelzeiger (Stack-Pointer) zur Adressierung der im externen RAM aufgehobenen Rücksprungadressen. Da mit 16 Bit der gesamte Speicherbereich adressiert werden kann, ist eine praktisch unbegrenzte Unterprogramm-Schachtelung (nesting) möglich.
- Die 6 Datenregister zu je 8 Bit k\u00f6nnen zur Doppelwort-Verarbeitung als 16 Bit-Register-Paare genutzt werden.
- Erhöhung der Befehlszahl von 48 auf 78.
- Direkte Datenspeicheradressierung.
- Adressierbarkeit von 256 E/A-Kanälen (Toren).




Bild 16: Blockschaltbild der CPU 8080 /49/

Wichtige schaltungstechnische Vorteile entstehen durch den parallel ausgeführten Adreßbus und eine wesentlich erhöhte Zahl voll dekodierter Steuersignale. Damit werden externe Auffangregister und Dekodier-Schaltkreise eingespart. Die Steuersignale der CPU, Bild 16, bedeuten:

. WR : Datenfreigabe zum Schreiben in den externen Speicher,
Ausg.

. DBIN : Dateneingabe vom Bus in die CPU (Lesen), Ausg.

. INT : Anforderung eines Interrupts, Eing.

. INTE : Mitteilung des Zustandes des Maskierungs-Interrupt-

FF, Ausg.

. HOLD : Anforderung des Halt-Zustandes der CPU, Eing.

- . HOLDACK: Halt-Bestätigung durch die CPU, Ausg.
- . WAIT : Mitteilung des Warte-Zustandes der CPU, Ausg.
- . READY : Bereitschaftsmeldung an die CPU, Eing.
- . SYNC : Synchronisation, Statusübergabe, Ausg.
- . RESET : Rücksetzen der CPU, Eing.

Nachteilig ist der Bedarf von drei Betriebsspannungen (+5 V, +12 V, -9 V). Der Mikroprozessor 8080 wurde zu einem Weltstandard /18/, da mit ihm ein umfassendes Sortiment von Zusatzschaltkreisen entwickelt wurde, das erlaubt, praktisch allen Anwendungsfällen gerecht zu werden.

Zum 8080-Schaltkreiseystem sind folgende Speicher-, Peripherieund Hilfsschaltkreise TTL-kompatibel angepaßt (Stand 1977):

- . 8101: RAM 256 x 4 Bit (stat.)
- . 8102: RAM 1K x 4 Bit (stat.)
- . 8107: RAM 4K x 1 Bit (dyn.)
- . 5101: RAM 256 x 4 Bit (CMOS)
- . 8205; 1 aus 8 Dekoder
- . 8212: E/A-Puffer-Register, 8 Bit
- . 8216: E/A-bidirektionaler Bustreiber
- . 8224: Taktgenerator
- . 8228: Systemateuerung 8080
- . 8251: programmierbares Serien-Interface
- . 8255; programmierbares Parall-Interface
- . 8253: programmierbarer Zeitgeber
- . 8257: DMA-Steuerung

#### 2.1.3. Mikroprozessor-Motorola 6800, /17/, /18/, /70/


Der Mikroprozessor Motorola 6800 gehört ebenfalls der zweiten Mikroprozessor-Generation an (NMOS-Silicon-Gate-Technologie). Gegenüber dem 8080 zeichnet er sich durch eine vereinfachte Systemtechnik aus.

Datenbus (8 Bit) und Adreßbus (16 Bit) sind ebenfalls getrennt herausgeführt. Der kürzeste Befehlszyklus beträgt 1,5 ... 2 µs. Er benötigt nur eine Betriebespannung (+5 V). Eine Auswahl von Schaltkreisen des leietungsfähigen Schaltkreiskonzeptes zeigt Bild 17. Die CPU liefert oder verarbeitet voll dekodierte Steuersignale:

```
    RES: Rücksetzen, Systeminitialisierung, Eing.,
    IRQ: Anforderung einer Interrupt-Routine, Eing.,
    VMA: Datenbus besitzt Speicheradresse, Auss.,
    R/W: Daten-Lesen oder Daten-Schreiben, Ausg.,
    NMI: nicht markierte Interrupt-Anford., Eing.,
    DBE: Aktivierung des 3-Zustands-Puffers des Datenbusses, Eing.,
    TSC: wie DBE, jedoch für Adreßbus und R/W-Leitung (für DMA),
        Eing.,
    G/H: CPU-Halt, Bus hochohmig, Eing.
    BA: Datenbus ist hochohmig, Ausg.
```

Der Peripherie-Interface-Adapter (PIA) ist der CPU angepaßt. Dieser Schaltkreis ist programmierbar für den Datenverkehr zwischen CPU und peripheren Geräten und anderen Mikroprozessoren. Es bedeuten insbesondere:

```
    CS: Schaltkreis-Auswahl (chip select), Eing.,
    RS: Register-Auswahl (register select), Eing.,
    E: Schaltkreis-Freigabe (chip enable), Eing.,
    CA,CB: Peripherie-Steuerung, Eing., Ausg.,
    IRQ: Interrupt-Anforderung, Ausg.
```



#### 2.1.4. Mikroprozessor Intel 8085 /98/

Die Mikroprozessor-Schaltkreisfamilie MCS 85 stellt gegenüber dem System MCS 80 eine vollständige Ablösekonzeption dar. Mit der Ablösung der CPU 8080A werden auch alle Zusatz- und Peripherie-Schaltkreise abgelöst. Zugleich besteht jedoch maximale Kompatibilität der Nachfolgeschaltkreise zu ihren Vorgängern. Insbesondere ist die Software vollkompatibel zum 8080A-Schaltkreis. Mit den in Bild 18 angegebenen drei Haupt-Schaltkreisen ist ein vollständiger Mikrorechner mit E/A-Parallel- und Serien-Interface realisierbar. Die Zusammenlegung des Adreßbusses mit dem Datenbusermöglicht die Bereitstellung und Aufnahme einer sehr großen Zahl von Steuersignalen ohne Dekodiernotwendigkeit. Die Obergabe oder Aufnahme von Daten sequentiell nach der Adressierung erfordert die Adreßpufferung in den Peripherie-Schaltkreisen. Die wichtigsten Vorteile der CPU eind:

- . Eine Betriebsspannung +5 V
- . Taktgenerator intern in der CPU, Anechluß des Quarzes von außen
- . Volle Systemsteuerung in der CPU
- . Vier-Vektoren-Interrupt
- . Serien E/A-Interface (Tor)
- . Dezimal-, Binär- und Doppelwort-Arithmetik
- . Direkte Adressierung des externen Speichers mit 64 K Byte-Kapazität.

In Bild 18 bedeuten die wichtigsten Signalnamen gegenüber dem Schaltkreis 8080:

```
- SID : serielle Daten-Eingabe, Eing.,
- SOD : serielle Daten-Ausgabe, Ausg.,
```


- CLK : Takt-Ausgang

RST 5.5; 6.5; 7.5 : Band-Raten-Steuerung der Datenübertragung, Interrupt-Eing.,

: Übernahme-Steuerung, Interrupt-Eing.,

- ALE : Status-Signal

- TRAP



Konstanten-u.
Programm Speicher
und
zwei Tore
E/A - Steuerung
Auffangregister

Zentral -Prozessor, Parallel -, Serien -E/A - Tore Taktgenerator Multiplex - Bus Allgemeiner Daten -Speicher und drei Tore , E/A - Steuerung Zeitsteuerung

#### Zum MCS 85-Konzept gehören die Schaltkreise:

. 8155/8156: RAM 256 x 8 Bit, 2 programmierbare 8-Bit-E/A-Tore,
Zeitgeber

. 8355 : ROM 2K x 8 Bit, 2 allgemeine 8-Bit-E/A-Tore . 8755 : EPROM 2K x 8 Bit, 2 allgemeine 8-Bit-E/A-Tore

. 8251 : programmierbares Serien-Interface
. 8255A : programmierbares Parallel-Interface
. 8257 : programmierbare DMA-Steuerung

. 8259 : programmierbare Interrupt-Steuerung (8 Ebenen)

8271 ; programmierbare Floppy-Disk-Steuerung
 8273 ; synchrone Datenübertragungs-Steuerung
 (SDLC)

. 8275 : programmierbare Bildschirm-Steuerung

. 8279 : programmierbare Bediengerät-Bildschirm-Steuerung

#### 2.1.5. Mikroprozessor Zilog Z 80 /19/, /64/, /73/

Der Mikroprozessor Z 80 wird bereits zur dritten Mikroprozessor-Generation gezählt, obwohl er wie der 8080 und der 6800 in NMOS-Silicon-Gate-Technik realisiert ist. Er besteht aus 8200 integrierten Transistoren. Infolge der Ionenimplantation wird die min. Befehlszykluszeit auf 1,6 µs bis 1,3 µs verkürzt. Die gegenüber dem 8080 erreichte 5-fach höhere Verarbeitungsgeschwindigkeit folgt aus der stark verbesserten Systemtechnik. Die Anzahl der Befehle wurde auf 158 erhöht, wobei alle 8080-Befehle unverändert enthalten sind.

Die hochleistungsfähigen Ergänzungeschaltkreise zur Daten-Ein-Ausgabe und -Speicherung gestatten die Realisierung eines vollständigen Mikrorechners auf einer Leiterkarte der Abmessungen 100 x 160 mm<sup>2</sup>. Datenbus (8 Bit) und Adreßbus (16 Bit) eind getrennt. Zur Realisierung von Doppel-Byte-Operationen sind die Registerblöcke (CPU-Register) (Bild 19) als Haupt- und Zweitregister doppelt aufgebaut. Entsprechend existieren 16-Bit-Arithmetikbefehle. Damit wird der Z 80 vielen 16-Bit-Mikroprozessoren gleichwertig.




Bild 19: Vereinfachte Blockstruktur der CPU Z 80 /19/

Zur Verarbeitung logischer Signale für steuerungstechnische Anwendungen sind Einzelbitoperationen und 4-Bit-Operationen direkt programmierbar.

Eine wesentliche Minimierung des äußeren Hardwareaufwandes wird dadurch erreicht, daß nur eine Betriebsspannung (+5 V) und nur ein TTL-Phasentakt benötigt wird. Nebenfunktionen zur Systemsteuerung, Interruptsteuerung, Prioritätserkennung sind in den Systembausteinen mit untergebracht.

Der stark erweiterte Befehlssatz von 158 Befehlen ermöglicht eine effektive Ausnutzung der hochintegrierten Schaltkreise. Insbesondere wird eine Speicherplatzeinsparung von ca. 50 % erreicht. Der Anschluß weiterer Systemschaltkreise an die CPU ist ohne Zwischenelemente unmittelbar möglich. Es besteht volle TTL-Kompatibilität.

### a) Äußere technische Kennwerte

Statische Kennwerte:

- Betriebsepannung:  $U_{cc} = +5 \text{ V}$ 

I<sub>C</sub> = 150 mA Stromaufnahme:

- Eingangsspannung: U = -0,3 ... +0,8 V

U<sub>eH</sub> = 2 ... 5 V

- Ausgangsspannung: U<sub>sL</sub> = 0,4 V max

 $U_{\rm eH} = 2.4 \, \text{V min}$ 

#### Dynamische Kennwerte:

T<sub>o</sub> = 0,25 ... 0,4  $\mu$ s - Anstiegs - bzw. Abfallzeit: 30 ns

Die Anschlußbelegung des 40-poligen DIL-Schaltkreises mit den entsprechenden Signalnamen geht aus der Darstellung Bild 20 hervor. Im Detail haben sie folgende Bedeutung:

- D<sub>7</sub>...D<sub>2</sub> : . 8-Bit-bidirektionaler Datenbus

. Tri-state-Ein/Ausgänge, high aktiv

. Datenaustausch CPU-Speicher, CPU-E/A-Tore und Speicher-E/A-Tore im DMA-Betrieb

- A<sub>15</sub>...A<sub>o</sub> : . 16-Bit-Adreßbus

. Tri-state, high aktiv

. Adressen für 64 K-Byte Speicherplätze

: . 2,5 MHz-Takt,  $T_{g}$  = 400 ns bei Z80 . 4 MHz-Takt,  $T_{g}$  = 250 ns bei Z80A - ø

. 5 V-TTL-Signale an 330 Ohm

- M<sub>1</sub> : . Maschinenzyklus 1 = Befehlsholezyklus (Fetch-Zyklus)

. Lesen des Operationscode aus dem externen Pro-

grammspeicher

. Tri-state-Ausgang

- MREQ : . Speicheranforderung (memory request)
  - . Tri-state-Ausgang . Low aktiv
- IOREQ: . E/A-Anforderung (input/output req.)
  - . Tri-state-Ausgang , Low aktiv
  - . Der niederwertige Adresteil A7...A liefert die E/A-Adresse zur Torauswahl
  - . Zweite Funktion: Interrupt-Bestätigung, so daß ein IT-Vektor an den Bus gelegt werden kann
- RD : Daten lesen vom Speicher oder einem Eingang (read)
- . Tri-state-Ausgang , Low aktiv
- WR : Daten schreiben von der CPU in den adressierten Speicher (write) bzw. Datenausgabe an die Peripherie
- . Tri-state-Ausgang . Low aktiv
- HALT : . CPU befindet sich im Halt-Zustand
  . Eine weitere Befehls-Abarbeitung wird durch ein ITSignal ausgelöst
  - . Refresh-Signale werden mit Hilfe von NOP-Befehlen ausgesendet
- WAIT: . Warten der CPU (wait) wird durch ein eintreffendes Nullsignal (low aktiv) ausgelöst
- INT : Maskierbar. Interrupt (maskable <u>interrupt</u> request)
  . Unterbrechungs-Anforderung an die CPU
- NMI : . Nicht maskierbares Interrupt (<u>n</u>on <u>maskable interrupt</u>)
  - . Interrupt höchster Priorität, bei Eintreffen des NMI-Signals wird ein RESTART-Befehl der Adresse 0066 H ausgelöst.
- RESET: . Rücksetzen des Befehlszählers, der Register R und I
  . Der Datenbus ist neutral (hochohmig), alle Ausgänge
  inaktiv
- BUSRQ: . Adr.-Dat.-St.-Bus werden neutral, so daß sie von außen frei belegt werden können (bus request)
- BUSAK: . Bestätigung der Bus-Neutralität (bus acknowledgement)
- RFSH: . Aussenden der Refresh-Speicher-Adressen auf den ersten 7 Bit der Adreßleitung  $(A_6,...,A_o)$  für dynamische Speicher





Bild 20 : Anschlußbelegung des Mikroprozessors Z80

# b) Innerer Aufbau der CPU

Die Funktion des Mikroprozessors Z80 wird anhand der Blockschaltung, Bild 21, erläutert:

- PC	: .	Befehlszähler, Programmzähler ( <u>p</u> rogram
		<u>c</u> ounter)
	•	Bereitstellung der 16-Bit-Adresse für den
		aktuellen Befehl
- SP	: .	Stack-Pointer (Stapelzeiger)
		16-Bit-Adresse der zuletzt in den Stack
		(externer RAM) gegebenen Rücksprung-Adresse
		LIFO (last in - first out) - Organisation
		Mehrfach-Interrupts möglich
- IX, IY	: .	16-Bit-Indexregister, unabhängig adressier-
		bar
		Besonders für Datentabellen geeignet
- I	: .	Interrupt-Säulen-Register
		Bereitstellung der höchsten 8 Bit der in-
		direkten Adresse, das Gerät liefert die
		niederen 8 Bit der Gesamtadresse
- R	: .	Refresh-Register für dyn. RAM
		Zählerregister von 7 Bit Breite A <sub>6</sub> A <sub>0</sub>
		Durch Befehl ladbar
- A, F	: .	Akkumulator + Flag-Register (Kennzeichen-
A',F'		Flip-Flop)
		Je 8 Bit
- B,C;D,E;H,L	: .	12 allgemeine Datenregister je 8 Bit
(B,C;D,E;H,L)'		6 Doppelregister je 16 Bit
		Umschaltbarkeit der Blöcke
- ALU	: .	Rechenwerk ( <u>a</u> rithmetic <u>l</u> ogic <u>u</u> nit)
		Realisierung der Operationen:
		Addition, Subtraktion, AND, OR, EXOR, Ver-
		gleich, Rotation, Erhöhen, Erniedrigen
		Bit Setzen/Testen/Löschen
- Befehlsregister,	· .	Ableitung aller internen Steuerzustände zur
Befehlsdecoder		Befehlsausführung
		Generierung der Steuersignale zur Status-
		Codierung

hud externen Steuersignale



#### c) Zeit- und Ablaufsteuerung der CPU Z80

Die Zeit- und Ablaufsteuerung ist durch wenige funktionsorientierte Maschinenzyklen charakteriaiert. Ein M-Zyklus besteht aus 3 bis 6 T-Zyklen des Einphasen-Grundtaktes. Im Z80 werden folgende M-Zyklen unterschieden:

- . Speicher adressieren, Befehle lesen
- . Speicher adressieren, Daten lesen, Daten schreiben
- . E/A-Tore adressieren, Daten lesen bzw. Daten schreiben
- . Interrupt-Annahme
- . Bus-Anforderung.

Die zwei wichtigsten M-Zyklen sollen näher erläutert werden:

- M<sub>1</sub>-Zyklus: Befehls-Aufruf (Fetch-Zyklus)
  - . Zu den Taktzeiten  $\rm T_1$  und  $\rm T_2$  wird der Inhalt des Befehlszählers  $\rm A_0$  ...  $\rm A_{15}$  als Speicheradresse ausgesendet.
  - . Mit dem Signal MREQ (low aktiv) wird der adressierte Speicher-Schaltkreis freigegeben (chip enable).
  - . Mit RD aktiv (Low) werden die Befehle aus dem Speicher auf den Datenbus gebracht.
  - . Die CPU übernimmt diese Datenbusbelegung D<sub>7</sub> ... D<sub>0</sub> in der "Ein"-Phase.
  - . Die Takte  ${\rm T_3}$  und  ${\rm T_4}$  dienen der internen Befehlsdekodierung und nach außen zum Senden der Auffrisch-Adresse (Refresh) für die dynamischen Speicher.
  - . Das Signal RFSH gibt die Refresh-Adresse frei.
  - . Liegt zum Takt  ${\bf T_2}$  ein Warte-Signal an (WAIT), so verlängert sich dieser Takt.
- Speicherzugriffs-Zyklen: Daten Lesen bzw. Schreiben
  - . Zu den Taktzeiten T<sub>1</sub>, T<sub>2</sub>, T<sub>3</sub> wird der externe Speicherplatz adressiert.
  - . Das Signal MREQ ist zur Speicher-Chip-Freigabe sowohl beim Lese- als auch beim Schreib-Zyklus aktiv.
  - . Bei RD aktiv wird der Lesevorgeng realisiert.
  - . Bei WR aktiv wird der Schreibvorgang realisiert.
  - . Die Datenübernahme vom Bus in die CPU erfolgt im Takt T<sub>3</sub> in der kurzen "Ein"-Phase.




Bild 22 : Signale des M1-Zyklue des Z80




Bild 23 : Signale des Daten-Lese bzw. Daten-Schreib - Zyklus des Z80

- . Die Datenbereitstellung von der CPU an den Bus erfolgt zu den Takten  $T_1$ ,  $T_2$  und  $T_3$  in der "Aus"-Phase.
- . Das Daten-Lesen oder -Schreiben wird verlängert, wenn im Takt T, ein Warte-Signal anliegt (WAIT).




Bild 24 : Signale des Daten-E/A-Zyklus des Z80

- E/A-Zyklus: Daten-Ein- bzw. -Ausgabe
  - . Bei Ein-Ausgabeoperationen über die adressierten Tore wird der Takt T $_2$  automatisch verdoppelt, indem ein Wartezyklus T $_{\rm W}$  hinzugefügt wird.

#### d) Befehle des Mikroprozessors Z80

Der Mikroprozessor Z80 enthält in seinen 158 Befehlen alle 78 Befehle des 8080 und 48 des U808D. Dieser Vorteil der maximalen Programm-Kompatibilität erzwingt im Z80 Kompromisse im Befehls-aufbau und dem Operationscode. So wird der Operationscode in 1, 2, oder 3 Byte untergebracht.

Die Tabelle 4 enthält die Beschreibung aller Z80-Befehle in

komprimierter Form, Darin bedeuten insbesondere:

- s : 8 Bit-Quellregister, Speicherzelle
- ss: 16 Bit-Quellregister, Speicherzelle
- d : 8 Bit-Zielregister
- dd: 16 Bit-Zielregister
- e: 8 Bit vorzeichenbehaftetes Zweierkomplement der Distanz bei relativen Sprüngen oder indizierter Adressierung
- n : 8 Bit-Binärzahl
- nn: 16 Bit-Binärzahl
- r : allgemeines 8 Bit-Register
- b : bezeichnet eine Bitposition in einem Register oder Speicher

In Tabelle 4 sind die Namen der Register ohne Klammern geschrieben, wenn ihre Inhalte gemeint sind, während die in Klammern angegebenen Register oder Daten die Adresse des damit angezeigten Speicherplatzes enthalten (Zeiger auf den Speicher).

Die Befehlsliste nach Tabelle 4 (1. bis 3. Teil) enthält folgende Befehlsgruppen:

- <u>Ladebefehle:</u> Sie beschreiben Transporte allgemeiner Daten von Quellregistern zu Zielregistern bzw. zwischen Registern und externen Speicherplätzen. Die Inhalte der Quellregister oder Quellspeicherplätze bleiben dabei stets erhalten.
- Registertausch: Der Registertausch entspricht einer internen Umschaltung zwischen den angegebenen Registerblöcken, so daß Datenrettungeroutinen bei Interrupt-Behandlung entfallen können.
- Blocktransporte: Von besonderer Bedeutung sind die Daten-Blocktransporte, da sie es gestatten, mit einem einzigen Befehl beliebig lange Daten-Blöcke von Quell-Speicherplätzen zu Ziel-Speicherplätzen zu transportieren.
- <u>Blocksuchbefehle:</u> Mit Hilfe dieser Befehle werden die Inhalte externer Speicher so lange mit einem vorgegebenen 8 Bit-Zeichen verglichen, bis dieses Zeichen gefunden ist oder das Ende des vorgegebenen Blockes erreicht ist.
- ALU-Befehle: Die arithmetisch-logischen Befehle bewirken die Durchführung der in Tabelle 4 angegebenen Operationen, wobei

der erste Operand stets aus dem Akkumulator und der zweite Operand aus einem internen Register oder einem adressierten externen Speicherplatz stammt. Das Resultat der Operation wird immer in den Akkumulator gebracht, so daß der erste Operand überschrieben wird.

- BCD-, Akku- und Flag-Operationen: Diese Befehle realisieren die BCD-Korrektur, das bitweise Zweierkomplement bzw. die Negation einer Binärzahl. Bei den Flag-Operationen wird das Carry-Flip-Flop mit seinem negierten Inhalt oder mit 1 gesetzt.
- Halt und Interrupt:

Mit dem Halt-Befehl geht die CPU in den Halt-Zustand, wobei die Speicher-Auffrischadressen periodisch ausgesendet werden. Die programmbedingte Interrupt-Maskierung kann mit DI gesperrt und mit EI wieder freigegeben werden.

Die Befehle IMO. IM1 und IM2 legen die Art der Interruptannahme

46

- Die Befehle IMO, IM1 und IM2 legen die Art der Interruptannahme fest.
- Rotation und Schiebebefehle: Schiebebefehle und zyklische Schiebebefehle (Rotation) ermöglichen es, die Inhalte von Registern oder adressierten Speicherplätzen einfach oder zyklisch zu verschieben. Diese Befehle eind für die ganzzahlige Multiplikation und Division von großer Bedeutung.
- <u>Bit-Operationen</u>: Mit Hilfe der Bit-Operationen können adressierte Bits in Registern oder in adressierten Speicherplätzen gesetzt , gelöscht oder getestet werden.

  Diese Befehle dienen vorzugsweise den Einzelbitoperationen in steuerungstechnischen Aufgabenstellungen.

#### Ein-Ausgabe-Operationen:

Die E/A-Befehle bewirken den Datentransport zwischen adressierten E/A-Toren (E/A-Geräten der Peripherie) und allgemeinen Registern bzw. adressierten Speicherplätzen. Die Befehle umfassen Einzel-Byte-Transporte und Blocktransporte bis zu 256 Byte Länge.

#### Sprungbefehle:

Sprungbefehle gestatten den bedingten (Bedingungs-Flip-Flop) oder unbedingten Sprung von der aktuellen Befehlsadresse zu einer angegebenen neuen Adresse.

## Unterprogramm-Rufbefehle:

Mit den Unterprogramm-Rufbefehlen wird die Adresse des aufgerufenen Unterprogrammes in das Befehleregister geladen, nachdem seine aktuelle Adresse in den durch den Stack adressierten externen Speicherplatz gebracht worden ist.

#### Rücksprünge, Restart:

Der Restart-Befehl ist eigentlich ein Rufbefehl zu einer im niederwertigen Adresteil (L) angegebenen Adresse, während die Rückeprungbefehle nach der Abarbeitung eines Unterprogrammes die Rückkehr zu der zuletzt aufgehobenen Adresse einleiten. Die Beeinflussung der Bedingungs-Flip-Flops durch die entsprechenden Befehle ist in Tabelle 5 beschrieben.

Die vollständigen Befehlscode des Mikroprozessors Z80 sind in der Mnemonik-Hexadezimalcode-Tabelle 6 (Teile 1 bis 3) beschrieben. Tabelle 6 enthält die Zuordnung zum ersten Byte des Befehlscode. Aus ihr folgen die Tabellen CB, DD und ED des zweiten Byte bzw. DD/CB und FD/CB des dritten Byte aus den weiteren Tabellen.

## 2.1.6. Mikroprozessor Zilog Z8 /99/

per Mikroprozessor Z8 ist im Unterschied zum Z80 als Ein-Chip-Mikroprozessor mit internen Speichern, Ein-Ausgabe-Toren, Taktgenerator, Zähler und einer Zeitsteuerung realisiert (Bild 25). Damit ist er in hervorragender Weise als Instrumenten- und Geräterechner prädestiniert. Eine große Anwenderflexibilität wird auch dadurch erreicht, daß Tor-Anschlüsse in der Funktion umprogrammierbar sind. Die Programmentwicklung des Z8 ist vollständig mit Hilfe der Entwicklungsmittel des Z80 möglich. Die epezielle Funktion des Z8 wird mit dem letzten Maskenschritt durch die ROM-Programmierung festgelegt. Daraus folgt die Notwendigkeit großer Gerätestückzahlen bei der Anwendung des Z8.

Wichtige technische Daten:

- Technologie:

n-Kanal-Silicon-Gate-Technik, Ionenimplantation

- Betriebsspannung:

+5 V

- Taktfrequenz:

4 MHz

- TTL-Kompatibilität

2K Byte intern 0,25K Byte intern

~ ROM-Kapazität: - RAM-Kapazität:

max. 64K Byte RAM und

- externer Speicher:

max. 64K Byte ROM

erweiterbar

Г	Befehl	Wirkung des Befehls	Beschreibung des Befehls	Bemerkungen
4 B	LD r,s	res der Aes de-A	Lade Register r mit s d mit r d mit n A mit s d mit A	<pre>s=r,n,(HL),(IX+e),(IY+e) d=(HL),r,(IX+e),(IY+e) d=(HL),(IX+e),(IY+e) s=(BC),(DE),(nn),I,R d=(BC),(DE),(nn),I,R</pre>
ist	LD dd,nn LD dd,(nn) LD (nn),ss DLD SP,ss LPUSH ss POP dd	dd ← nn dd ← (nn) (nn) ← ss SP ← ss (SP-1) ← ssH;(SP-2) ← ssL ddL ← (SP);ddH ← (SP+1)	Lade Doppelregister dd nn=16 Bit,(nn)=Adr. Lade Speicher mit Reg. Lade Stack-Pointer Lade Kellerspeicher Entlade Kellerspeicher	dd=BC,DE,HL,SP,IX,IY dd=BC,DE,HL,SP,IX,IY ss=BC,DE,HL,SP,IX,IY ss=HL,IX,IY ss=BC,DE,HL,AF,IX,IY dd=BC,DE,HL,AF,IX,IY
des	EX DE,HL	DE-HL AF-AF' (BCDEHL)-(BCDEHL)' (SP)-ssL (SP+1)-ssH	Doppelregisterumschaltg. Doppelregisterumschaltg. Blockumschaltung Aust.Stack u.Doppelreg.	ee=HL,IX,IY
kroprozes	DOT S S S S S S S S S S S S S S S S S S S	(DE) + (HL), DE + DE+1 HL + HL+1, BC + BC-1 (DE) - (HL), DE + DE+1 HL + HL+1, BC + BC-1 (DE) - (HL), DE + DE-1 HL + HL-1, BC + BC-1 (DE) + (HL), DE + DE-1 HL + HL-1, BC + BC-1	Blocktransfer im Speicher Adresserhöhung Blocktransfer im Speicher Adresserhöhung Blocktransfer im Speicher Adresserniedrigung Blocktransfer im Speicher Adresserniedrigung	
۶۱ <sup>2</sup>	CPI CPIR CPD CPDR	A-(HL), HL+HL+1, BC+BC-1 A-(HL), HL+HL+1, BC+BC-1 A-(HL), HL+HL-1, BC+BC-1 A-(HL), HL+HL-1, BC+BC-1	Suchen von Sp.Blöcken Adresserhöhung Suchen von Sp.Blöcken Adreßerniedrigung	Repet.bis BC=O o.A=(HL)
Leil	ADD S S S DECENTION OF S S S S S S S S S S S S S S S S S S	A-A+s A-A+s+Cy A-A-s A-A-s-Cy A-A-s A-A-s A-A-s A-A-s A-A+s A-A+s A-S A-S d-d+1 d-d-1	Addition von a zu A Addition s,Cy zu A Subtraktion a von A Subtraktion s,Cy von A log.UND von a u. A log.ODER s, A exclusiv ODER s, A Vergleich a mit A Vergrößerung Inh.v.d Verkleinerung " v.d	<pre>s=r,n,(HL),(IX+e) (IY+e)  Cy=Carry FF, Resultat stets in A  s=r,n(HL),(IX+e),(IY+e) d=r, (HL),(IX+e),(IY+e)</pre>

Befehl	Wirkung des Befehls	Beschreibung des Befehls	Bemerkungen
SBC HL,ss	HL=-HL+ss HL=-HL+ss+Cy HL=-HL-ss-Cy	Zwei-Byte-Addition Zwei-Byte-Addition Zwei-Byte-Subtraktion Zwei-Byte-Addition Zwei-Byte-Addition Vergrößerung Inh.v.dd Verkleinerung Inh.v.dd	<pre>as=BC,DE,HL,SP  s=BC,DE,IX,SP s=BC,DE,IY,SP dd=BC,DE,HL,SP,IX,IY dd=BC,DE,HL,SP,IX,IY</pre>
BCD, AKKU 135189-00 135189 135189 135189 135189	A $\leftarrow$ gepackte BCD von A A $\leftarrow$ A A $\leftarrow$ 00-A Cy $\leftarrow$ Cy Cy $\leftarrow$ 1	BCD-Korrekt.,ADD o. SUB bitweises Komplement bitw. Kompl. +1 Zust.des Cy wird neg. Carry - FF wird 1	Operanden im gep. BCD  Cy = Carry - FF
Halt und Interrupt MINITORIA VMII INTORIA CMII INTORIA	Keine Operation Halt der CPU IFF ← O IFF ← 1 Befehl vom Bus CALL zur Adr.RST0038H CALL zur Adr.AH.AL	Interrupt sperren Interrupt freigeben IT-bedingter Restart AH aus Reg.I.AL vom Bus	Refresh-Adr. aussenden  IFF = Interrupt - FF  AH(höherw.),AL(nied.w.)
Schiebe-	Cy+7+-0+ Cy+7+-0+ -70+Cy -70-Cy+ Cy+7+-0+-0	Linksrotieren Linksrot.über Cy Rechtsrotieren Rechtsrotieren über Cy Linksschieben	S=r,(HL),(IX+e),(IY+e) Null als Eingang
Cotton Cation Cation Salation Salation Salation Salation	<u>7</u> → 0 → Cy	Rechtsschieben Rechtsschieben Tetraden-Rotieren 1.	D7 als Eingang Register-Speicher-Reg.
101		Tetraden-Rotieren r.	

Tab. 4 Befehlsliste des Mikroprozessors Z 80 /64/, 2. Teil

	<del></del> 1			
	Befehl	Wirkung des Befehls	Beschreibung des Befehls	Bemerkungen
Bit- Op.	BIT b,s SET b,s RES b,s	Z <del>-                                   </del>	Einzelbit–Testen Einzelbit–Setzen Einzelbit–Rücksetzen	<pre>Z=Zero Flag,b=Bit- s=r.(HL), position (IX+e),(IY+e)</pre>
Ein- Ausgabe- Operationen	OUT (C),r OUTI OTIR	A+ (n) r+(C) (HL)+(C),HL+HL+1,B+B-1 (HL)+(C),HL+HL+1,B+B-1 (HL)+(C),HL+HL-1,B+B-1 (HL)+(C),HL+HL-1,B+B-1 (n)+A (C)+r (C)+(HL),HL+HL+1,B+B-1 (C)+(HL),HL+HL+1,B+B-1 (C)+(HL),HL+HL-1,B+B-1 (C)+(HL),HL+HL-1,B+B-1 (C)+(HL),HL+HL-1,B+B-1	Dateneingabe vom Tor n Eing.,Toradr.von Reg.C Blockeingabe,Sp.Adr.erh. Blockeingabe,Sp.Adr.ern. Blockeingabe,Sp.Adr.ern. Datenausgabe auf Tor n Ausg.,Toradr.von Reg.C Blockausg.,Sp.Adr.erh. Blockausg.,Sp.Adr.erh. Blockausg.,Sp.Adr.ern. Blockausg.,Sp.Adr.ern.	Repetieren bis B=0 Repetieren bis B=0 Repetieren bis B=0 Repetieren bis B=0
Sprung- Befehle	JR e JR kk.e JP (ss) DJNZ e	PC←nn  PC←PC+e  PC←ss  PC←PC+e,B←B-1	unbed.Sprung zu nn bedingter Sprung unbed.Sprung um e-2 bedingter Sprung unbed.Sprung,Adr.in ss unbed.Sprung um e-2	CC NZ PO Z PE (NZ NC NC P kk Z C C M; CC,kk=Bedingungs-FF ss=HL,IX,IY, bis B=0
Unter- progr.	CALL nn	(SP-1) ← PCH (SP-2) ← PCL, PC ← nn	aktuelle Adr.in Stack Unterprogr.Adr.nn in PC akt.Adr.in Stack,Unter- progr.Adr.in PC,bedingt	CC NZ PO Z PE NC P C M
Re- ot.		(SP-1) ← PCH, (SP-2) ← PCL, PCH ← O, PCL ← L	akt.Adr.in Stack, Re- startadr.L in PC	PCH = höherwert. Teil PCL = niederw. Teil
Rück- sprünge,	RET CC RETI	PCL←(SP),PCH←(SP+1) wie RET,jedoch bedingt Rücksprg. vom IT Rücksprg. vom nicht- maskierten IT	Rücksprung vom Unter- progr. in die im Stack aufgehobene Adresse	CC NZ PO Z PE NC P C M

Tab. 4 Befehlsliste des Mikroprozessors Z80 /64/ 3. Teil

Befehle	С	Z	Ρ	S	N	H	Erklärungen, Bemerkungen
ADD s;ADC s SUB e;SBC e;SPs;NEG AND e OR s; XOR s INC s DEC e ADD DD,es ADC HL,se SBC HL,se	00		>>000>>		01001	+0XXX	1=Flag wird gesetzt   X=Flag ist unbestimmt   P=P/V-Flag   P=Parität setzt P/V-Flag
RLA;RLCA;RRA;RRCA RL s;RLC s;RR s;RRC ( SLA s;SRA s;SRL s RLD;RRD DDA CPL SCF CCF	111.111			:	0000.100	0000-10X	C=1,wenn Obertrag entsteht Z=1,wenn Ergebnie Null iet S=1,wenn höchstes Bit 1 ist P/V:P=1 bei Parität log.Op. V=1 bei Oberl.arit.Op.
IN r,(C) IN;IND;OUTI;OUTD INIR;INDR;OTIR;OTDR LDI;LDD LDIR;LDDR CPI;CPIR;CPD;CPDR LDA,I;LDA,R BIT b,e		1 1 X X 1 1 1		XXXX	1001	0 X X 0 0 X 0 1	Z=1, wenn A=(HL),P=1,w.BC=0

Tabelle 5: Obersicht zum Verhalten der Bedingunge-Flip-Flops (Flags) bei der Ausführung der angegebenen Befehle des Mikroprozessors Z80

Tab.	NOP	DINZ e	IR NZ,e	IR NC,e	LD B,B	LD D,B	LD H,B	LD (HL)B	ADD A,B	SUÐ B	AND B	OR B	RET NZ	RET NC	RET PO	RET P	0
6	LD BC,nn	LD DE,nn	LD HL,nn	LD SP,nn	LD B,C	LD D,C	H T O	HL)C	ADD A,C	SUB C	AND C	OR C	POP BC	POP DE	POP HL	POP AF	1
Volls (Teil	LD (BC)A	LD (DE)A	LD nn,HL	LD (nn)A	LD B,D	LD D,D	LD H,D	LD (HL)D	ADD A,D	SUB D	AND D	OR D	IP NZ,nn	IP NC,nn	IP PO,nn	IP P,nn	2
lstär 111	INC BC	INC DE	INC HL	INC SP	LD B,E	LD D,E	LD A,E	LD (HL)E	ADD A,E	SUB E	AND E	OR E	IP nn	OUT port,	EX (SP)HL	DI	3
tändige . 1: ere	INC B	INC D	INC H	INC (HL)	LD B,H	LD D,H	LD H,H	LD (HL)H	ADD A,H	SUB H	AND H	OR H	CALL NZ,nn	CALL NC,nn	CALL PO,nn	CALL P,nn	4
Be tes	DEC B	DEC D	DEC H	DEC (HL)	LD B,L	LD D,L	LD H,L	LD (HL)L	ADD A,L	SUB L	AND L	OR L	PUSH <sup>®</sup> BC	PUSH DE	PUSH HL	PUSH AF	5
fehlscode Byte des	LD B,n	LD D,n	LD H,n	LD (HL)n	LD B(HL)	LD D(HL)	LD H(HL)	HALT	ADD A(HL)	SUB (HL)	AND (HL)	OR (HL)	ADD A,nn	SUB n	AND n	OR n	6
code	RLCA	RLA	DAA	SFC	LD B,A	LD D,A	LD H,A	LD (HL)A	ADD A,A	SUB • A	AND A	OR A	RST 0	RST 10H	RST 20H	RST 30H	7
	EX AF,AF	IR e	IR Z,e	IR C,e	LD C,B	LD E,B	LD L,B	LD A,B	ADC A,B	SBC A,B	XOR B	CP B	RET Z	RET C	RET PE	RET M	8
Mik	ADD HL,BC	ADD HL,DE	ADD HL,HL	ADD HL,SP	LD C,C	LD E,C	LD L,C	LD A,C	ADC A,C	SBC -A,C	XOR C	CP C	RET	EXX	IP (HL)	LD SP,HL	9
des Mikroproze Operationscode	LD A(BC)	LD A(DE)	LD HL,nn	LD A(nn)	LD C,D	LD E,D	LD L,D	A,D	ADC A,D	SBC A,D	XOR D	CP D	IP Z,nn	IP C,nn	IP PE,nn	IP M,nn	Α
o l	DEC BC	DEC DE	DEC HL	DEC SP	LD C,E	LD E,E	LD L,E	LD A,E	ADC A,E	SBC A,E	XOR E	CP E	Tab. CB	IN A,port	EX PE,HL	EI	В
sors	INC	INC E	INC L	INC A	LD C,H	LD E,H	L,H	LD A,H	ADC A,H	SBC A,H	XOR H	CP H	CALL Z,nn	CALL C,nn	CALL PE,nn	CALL M,nn	С
780 FF)	DEC C	DEC E	DEC L	DEC A	LD C,L	LD E,L	LD L,L	LD A,L	ADC A,L	SBC A,L	XOR L	CP L	CALL nn	TAb.	TAb. ED	TAb. FD	D
/66,	LD C,n	LD E,n	LD L,n	LD A,n	LD C(HL)	LD E(HL)	LD L(HL)	LD A(HL)	ADC A(HL)	SBC A(HL)	XOR (HL)	CP (HL)	ADC A,n	SBL A,nn	XOR n	CP n	Ε
,	RRCA	RRA	CPL	CCF	LD C,A	LD E,A	LD L,A	LD A,A	ADC A,A	SBC A,A	XOR A	CP A	RST 8	RST 18H	RST 28H	RST 38H	F
	0	1	2	3	4	5	6	7	8	9	Α	В	С	D	E	F	


Tabelle CB

B	<u> labe</u>	<u>lle CB</u>		 		 		<u> </u>					
C													0
RLC   RL   SLA   BIT   BIT   BIT   BIT   RES   RES   RES   SET													1
E   E   E   O,E   2,E   4,E   6,E   O,E   C,E													2
H													3
L L L O,L 2,L 4,L 6,L O,L 2,L 4,L 6,L O,L 2,L 4,L 6,L O,L 2,L 4,L 6,L S  RLC RL SLA O(HL) (HL) (HL) (HL) (HL) (HL) (HL) (HL)						 — +							4
(HL)         (HL)         (HL)         2(HL)         4(HL)         6(HL)         0(HL)         2(HL)         4(HL)         6(HL)         1(HL)         6(HL)         1(HL)         6(HL)         1(HL)         6(HL)         1(HL)         1(HL)         1(HL)         1(HL)         1(													5
A A A A O,A 2,A 4,A 6,A 0,A 1,A 3,A 5,A 7,A 1,		—											6
B         B         B         1,B         3,B         5,B         7,B         1,B         3,B         5,B         7,B         1,B         3,B         5,B         7,B         1           RRC         RR         SRA         SRL         BIT         <					 ~	 						 	7
C         C         C         1,C         3,C         5,C         7,C         1,C         3,C         5,C         7,C         9           RRC         RR         SRA         SRL         BIT         BIT         BIT         BIT         RES         RES         RES         RES         SET         <													8
D D D 1,D 3,D 5,D 7,D 1,D 3,D 5,D 7,D 1,D 3,D 5,D 7,D 6  RRC RR SRA SRL BIT BIT BIT RES RES RES SET SET SET SET SET SET SET SET SET S													9
E E E E I,E 3,E 5,E 7,E 1,E 3,E 5,E 7,E 1,E 3,E 5,E 7,E    RRC RR SRA SRL BIT BIT BIT RES RES RES SET SET SET SET 7,H    RRC RR SRA SRL BIT BIT BIT RES RES RES RES SET SET SET 7,H    RRC RR SRA SRL BIT BIT BIT RES RES RES RES SET SET SET SET 7,H    RRC RR SRA SRL BIT BIT BIT RES RES RES RES SET SET SET 7,L    RRC RR SRA SRL BIT BIT BIT RES RES RES RES SET SET SET 7,L    RRC (HL) (HL) (HL) (HL) 3(HL) 3(HL) 5(HL) 7(HL) 1(HL) 3(HL) 5(HL) 7(HL)    RRC RR SRA SRL BIT BIT BIT RES RES RES RES SET SET SET SET    RRC RR SRA SRL BIT BIT BIT RES RES RES RES SET SET SET SET    A A A A A A A A A A A A A A A A A A			,		 	 						 	Α
H         H         H         H         1,H         3,H         5,H         7,H         1         1,H         3,H         5,H         7,H         1,H         3,H         5,H         7,H         1         1,H         3,H         5,H         7,H         1,H         3,H         5,H         7,H         1         1         1,H         3,H         5,H         7,H         1         1,H         3,H         5,H         7,H         1,H         3,H         5,H         7,H         1,H         3,H         5,H         7,H         1,H         3,H         5,H         7,H         1,L         3,L         5,L         7,L         1,L         3,L         5,L         7,L         1,L         3,L         5,E         RES         RES													В
L L L L 1,L 3,L 5,L 7,L 1,L 3,L 5,L 7,L 1,L 3,L 5,L 7,L 1,L 3,L 5,L 7,L    RRC RR SRA SRL BIT BIT BIT RES RES RES SET SET SET SET SET (HL) (HL) (HL) 1(HL) 3(HL) 5(HL) 7(HL) 1(HL) 3(HL) 5(HL) 7(HL) 1(HL) 3(HL) 5(HL) 7(HL)    RRC RR SRA SRL BIT BIT BIT RES RES RES SET SET SET SET SET A A A A A 1,A 3,A 5,A 7,A 1,A 3,A 5,A 7,A 1,A 3,A 5,A 7,A    O 1 2 3 4 5 6 7 8 9 A B C D E F						 _						 	С
(HL)     (HL)     (HL)     1(HL)     3(HL)     5(HL)     7(HL)     1(HL)     3(HL)     3(HL)     3(HL) <td< td=""><td></td><td></td><td></td><td> </td><td></td><td> _</td><td></td><td></td><td>_</td><td>-</td><td></td><td></td><td>D</td></td<>				 		 _			_	-			D
A     A     A     A     1,A     3,A     5,A     7,A     1,A     3,A     5,A     7,A     1,A     3,A     5,A     7,A       0     1     2     3     4     5     6     7     8     9     A     B     C     D     E     F					 								Е
	_			 	 	 							F
Tab.6: Vollständige Refeblscode des Mikroprozessors 780 /66/ (Teil 2: zweites Byte des Op.code)				 	 	 	-		ليبتيا		لاستا	 	

Tab.6: Vollständige Befehlscode des Mikroprozessors Z80 /66/, (Teil 2: zweites Byte des Op.code)

_	Tabellen DD	und FD	]	Tab.	DD/CE	+FD/CB		T	abelle	ED				
1	9 ADDX,BC 19 ADDX,DE	A6 AND AE XOR	(n+e)		6 RLC E RRC	(e+x) (e+x)		IN B(C)	IN D(C)	IN H(C)		LDI	LDIR	0
1	21 LD X,nn 22 LD (nn)X	B6 OR BE CP	(x+e)	8 1		(e+x)		OUT (C)B	OUT (C)D	OUT (C)H		CPI	CPIR	1
۲	23 INC X 29 ADD X,X	CB Tab	CD/CB	A 2		(e+x)		SBC HL,BC	SBC HL,DE	SBC HL,HL	SBC HL,SP	INI	INIR	2
ΣĮ	2A LD X(nn) 2B DEC X	E3 EX E5 PUSH	(SP)X	8 4	E SRL 6 BIT	(x+e)		LD (nn)BC	LD		LD (nn)SP	OUTI	OUTIR	3
謞	34 INC(x+e) 35 DEC(x+e)		(x) SP,X		E BIT 6 BIT	1 (x+e) 2 (x+e)		NEG						4
	36 LD (x+e),n 39 ADD X,SP		11		E BIT	3 (π+e) 4 (π+e)		RETN						5
×	46 LD B (x+e) 4E LD C (x+e)			<b>1</b> 6	E BIT	5 (x+e) 6 (x+e)		IM O	IM 1					6
ĭ	56 LD D (x+e) 5E LD E (x+e)		- []		E BIT	7 (x+e)		LD I.A	LD A,I	RRD				7
ij	66 LD H (X+e)		- 11	nepo 9		1 (x+e) 2 (x+e)		IN C(C)	IN E(C)	IN L(C)	IN A(C)	LDD	LDDR	8
a	70 LD (x+e),B 71 LD (x+e),C	1	11	9 A		3 (x+e) 4 (x+e)	(3)	OÙT (C)C	OUT	OÙT (C)L	OÙT (C)A	CPD	CPDR	9
Ę	72 LD (x+e),D 73 LD (x+e),E			Ž Å		5 (x+e) 6 (x+e)	0	ADC HL,BC	ADC HL,DE	ADC	ADC HL.SP	IND	INDR	Α
Ē	74 LD (x+e),H 75 LD (x+e),L		11	品 C	E RES 6 SET	7 (x+e)	á	LD BC(nn)	LD DE(nn)		LD SP(nn)	OUTD	OTDR	В
9 t e	77 LD (x+e),A 7E LD A(x+e)		- 11		E SET	1 (x+e) 2 (x+e)	9 t e							С
۳	86 ADDA(x+e) 8E ADCA(x+e)		11	م [ م	E SET	3 (x+e) 4 (x+e)	E	RETI						D
	96 SUB (x+e) 9E SBCA(x+e)		[1	F E	ESET	5 (x+e) 6 (x+e)			IM 2					E
			\			7 (x+e)				RLD				F

Tab. 6 Vollständige Befehlscode des Mikroprozessors Z80 /66/ (Teil 3: zweites oder drittes Byte des Op.Code)



- E/A-Tore : 4 Tore je 8 Bit (parallel, seriell)

- Zähler : programmierbar als Zeitgeber

#### 2.1.7. Mikro-Controller /50/, /51/

Spezielle Mikroprozessoren werden auch als Mikro-Controller bezeichnet, Während die universellen Mikroprozessoren auf Grund ihrer Wortstruktur rechentechnische Aufgaben effektiv lösen, eignen sich Mikro-Controller als überwiegend logische Prozessoren für Ein-Bit-Operationen der Steuerungstechnik. Die Hauptanwendung ist damit bei der Realisierung programmierbarer Steuerungen zu finden.

Die Grundstruktur logischer Prozessoren besteht aus den Blöcken:

- Zentrale Verarbeitungseinheit
- Programmspeicher
- Eingabemodul (Multiplexer, Pufferregister)
- Ausgabemodul (Demultiplexer, Ausgaberegister).

#### 2.1.8. Datenvergleich von Mikroprozessoren

In der Tabelle 7 sind die wichtigsten Daten von Mikroprozessoren (CPU) der PMOS-, NMOS-, ECL- und I<sup>2</sup>L-Technik zusammengestellt. Im Unterschied zu allen anderen angegebenen Mikroprozessoren ist der TMS 0400 in Bit-Slice-Systemtechnik aufgebaut. Das heißt, besitzt ein Prozessor-Chip eine Verarbeitungsbreite von z. B. 4 Bit, so ist eine Erweiterung und damit eine Problemanpassung der Verarbeitungsbreite durch Kaskadieren möglich (4, 8, 12 ... 64 Bit). Zugleich ist mit den auf hohe Verarbeitungsgeschwindigkeiten orientierten Bit-Slice-Prozessoren die anwendungsorientierte Definition von Mikrobefehlen möglich /72/, d. h., sie sind mikroprogrammierbar.

Тур	Jahr	Wort - Länge	Zyklus- Zeit,µe	Speicher- Adr.	Befehle	Betriebs Spg., V	Tech.
MCS 8008	1972	8 Bit	12	16 K	48	+5,-9	PMOS
MCS 8080	1974	8 B1t	2	64 K	78	+5,-9, -12	NMOS
MCS 4040	1975	4 Bit	10,8	9 K	60	+5,-10	NMOS
MCS 8085	1978	8 Bit	1,3	64 K	78	+5	NMOS
MCS 8048	1976	8 Bit	1,5		96	+5	NMOS
Z 80	1974	8 Bit	1,6	64 K	158	+5	NMOS
M6800	1974	8 Bit	8	64 K	72	+5	NMOS
TMS 0400	<b>1</b> 975	4 64 Bit	0,1 0,5		512 Mikro		I <sup>2</sup> L
MC 9900	1975	<b>1</b> 6 <b>B</b> it	7,5	64 K	69	+5, <b>-</b> 5,	NMOS
SBP 10800	<b>1</b> 976	4 Bit	0,055			+5	ECL
SBP 9900	1976	16 Bit	0,33	64 K	69		I <sup>2</sup> L
Z 8	1978	<b>1</b> 6 Bit	1,5	6 <b>4</b> K	158	+5	NMOS
9440	1977	16 Bit		32 K	72	+5	I <sup>2</sup> L
F8	1975	8 Bit	2	6 <b>4</b> K	72	+5,-12	NMOS
Z 800	<b>1</b> 978	16 Bit			wie PDP 11	+5	NMOS
8086	<b>1</b> 978	<b>1</b> 6 Bit	1	64 K		+5	NMOS

Tabelle 7: Datenvergleich von Mikroprozessoren

#### 2.2. Mikroprozessor-Speicher

Zur Mikroprozessor-Systemtechnik gehört ein ebenfalls in hochintegrierter Halbleitertechnik realisiertes und an die MikroProzessoren voll angepaßtes Spektrum von Speichern /18/, /28/,
/35/, /49/, /65/. Sie besitzen unabhängig von ihrer Herstellungstechnologie grundsätzlich TTL-Kompatibilität, so daß ein Austausch von Speichern beliebiger Art und Kapazität möglich ist.
Die Speicheradressierung in der CPU setzt lediglich die ByteOrganisation der Speicherplätze voraus, da sich jede Speicheradresse auf ein Wort (Halbwort, Viertelwort) je nach Verarbeitungsbreite bezieht,

#### 2,2,1, ROM's

Die Gruppe der Festwertspeicher ROM (read only memory) hat die Aufgabe, als Nur-Lese-Speicher einmal eingeschriebene Daten oder Befehle zerstörungsfrei für ein beliebig häufiges Lesen bereitzustellen. Die wichtigsten Arten der Festwertspeicher sind:

- ROM Der eigentliche ROM ist ein im letzten Fertigungsschritt maekenprogrammierter Festwertspeicher mit nicht mehr veränderlichem Inhalt (Bitmuster).
- PROM (programable read only memory):
   Vom Anwender mit einem speziellen Programmiergerät
   programmierbare Festwertspeicher, deren eingeschriebener Inhalt ebenfalls nicht mehr gelöscht werden kann.
- EPROM (erasable PROM);

Vom Anwender mit einem speziellen Programmiergerät elektrisch programmierbare Festwertspeicher, deren Inhalt mit Hilfe von UV-Licht global gelöscht werden kann (ca. 100 x).

EPROM's werden auch als RePROM's bezeichnet.

Тур	Speicher- kapazität	Anschluß- zehl	Zugriffe- zeit, µe	Betriebe- Spg., V	Techn.
U501	256 x 8	24	1	-9, +5	PMOS
2316	21 × 8	24	0,4	+5	
3302	512 x 4	16	0,070	+5	STTL
3304	512 x 8	24	0,070	+5	STTL
SN 74187	32 x 8		0,030	+5	πL
DM 8531	2K x 8		0,3	+5	
HM 6312	1K × 12	18	0,500	+10	CMOS
8302	512 x 8	24	1	+5	
8308	1K x 8	24	0,450	+5	
8316	2 <b>K</b> × 8	24	0,850	+5	

Tabelle 8: Datenvergleich maskenprogrammierter
Nur-Lese-Speicher (ROM)

## - EAROM (electrically alterable ROM's):

Im Mikroprozessor-System mit elektrischen Impulsen speicherbarer und löschbarer Festwertspeicher. Die Ein-schreibdauer beträgt ein Vielfaches der Lesedauer, so daß diese Speicher nicht als Lese-Schreibspeicher verwendet werden. Wie bei allen ROM's bleibt der eingeschriebene Inhalt bei Betriebsspannungsausfall erhalten. Zusammenstellungen von Mikroprozessor-Speichern (ROM, EPROM, EAROM) zeigen die Tabellen 8, 9 und 10.

Тур	Speicher- kapazität	Anschluß- zahl	Zugriffs- zeit, us	Betriebs- spannung,V	Techn.
1702	256 x 8	24	1	+5,-9	PMOS
8708	1K x 8	24	0,45	+12,+5,-5	NMOS
8755	2K x 8	40	0,45	+5	NMOS
8702	256 x 8	24	1,3	+5,-9	NMOS
3601	256 x 4	16	0,05	+5	STTL
3625	1K x 4	18	0,035	+5	STTL
3624	512 x 8	24	0,070	+5	STTL
2716	2K x 8	24	0,45	+5	MNOS
2704	512 x 8	24	0,45	+5,-5,+12	NMOS
2708	1K x 8	24	0,45	+5,-5,+12	NMOS

Tabelle 9: Elektrisch programmierbare , UV-löschbare Nur-Lese-Speicher (EPROM)

Тур	Speicher- kapazität		Zugriffs- zeit, us	Betriebs- Spg., V	Techn.
7010	1 <b>K</b> × 8		25	<b>-3</b> 0	MHOS
ER240	1 <b>K</b> × 4	22	2	+5,-14,-24	MHOS

Tauelle 10.Elektrisch schreib- und löschbare Nur-Lese-Speicher (EAROM) Die Blockstruktur eines 1K x 8Bit-Speichers zeigt Bild 26. Als EPROM entspricht diese Schaltung dem 8708 (2708) und als maskenprogrammierter ROM dem 8308. Mit Hilfe des internen Adreßdekoders wird die 10Bit-Adresse ( $A_{\rm g}$  ...  $A_{\rm o}$ ) mit 7 Bit einer Matrix 128 x 64 und mit 3 Bit einer Spaltenauswahl zugeordnet, um intern zu einer günstigen Speicherorganisation zu kommen. Die Datenausgabe erfolgt über einen Ausgabepuffer, der mit dem Signal CE (chip enable) den adressierten Speicher nach Beendigung der internen Einechwingvorgänge an den Bus anschaltet, womit sie in die CPU gelesen werden können.




Bild 26: Blockschaltung des EPROM 8708

#### 2,2,2, RAM's

Lese-Schreibspeicher (RAM, random access memory), Speicher mit wahlfreiem Zugriff, haben die Aufgabe, Daten oder Befehle während des Rechenbetriebes des Mikroprozessors aufzunehmen und wieder bereitzustellen /18/.

Mit dem Abschalten der Betriebsspannung verlieren sie ihre Information, wenn nicht speziell Maßnahmen zur Betriebsspannungspufferung vorgesehen eind. Bezüglich ihrer Systemeigenschaften unterscheiden sich RAM's nicht wesentlich, unabhängig in welcher Technologie sie hergestellt sind. Während ROM's fast ausschließlich Byte-organisiert sind, haben RAM's sowohl 1-Bit als auch 4- und 8-Bit-Verarbeitungsbreite.

Die Eigenschaften der RAM's werden jedoch in ganz entecheidender Weise durch ihre Herstellungstechnologie und ihre Schaltungs-technik bestimmt:

- Bipolar-RAM's: kleine Kapazität, große Arbeitegeschwindigkeit
- PMOS-atatische RAM's: mittelgroße Speicherkapazität, preiswert, kleine Arbeitageschwindigkeit, mehrere Betriebsspannungen zur Sicherung der TTL-Kompatibilität
- NMOS-etatische RAM\*e: mittelgroße Speicherkapazität, gegenüber der PMOS-Technik doppelte bie dreifache Arbeitsgeschwindigkeit, höhere Packungsdichte, eine äußere Betriebespannung (+5 V) und damit unmittelbare TTL-Kompatibilität (Silicon-Gate-Technik)
- CMOS-statische RAM's: mittelgroße Speicherkapazität, hohe Arbeitsgeschwindigkeit, auf Grund der Komplementärschaltung extrem geringer Ruhestrombedarf, günstige Eigenschaften als batteriebetriebene oder -gepufferte Lese-Schreibepeicher ohne Datenverlust bei Betriebsspannungsausfall
- MOS-dynamische RAM's: große Speicherkapazität, hohe Arbeitageschwindigkeit, externe oder interne Mehrphasensteuerung zum Schreiben, Lesen und zum Auffrischen der Kondensatorladungen

## ~ CCD-dynamische RAM's:

größte Speicherkapazität der Halbleiterschaltkreise, höchste Bauelementedichte, für Daten-Messenspeicher der Mikrorechentechnik geeignet. Aufbau in Registerorganisation, woraus Zugriffszeiten bis zu ms entstehen.

Die Blockstruktur des dynamischen RAM U253D ist im Bild 27 gezeigt. Das Datenformat dynamischer Speicher ist im allgemeinen nur ein Bit (z. B. 1K x 1Bit). Die innere Speicherorganisation ist wiederum metrixförmig. Da der dynamische RAM nur eine Kurzzeit-Speicherung gestattet, sind nach ca. 2 me sämtliche Zellen aufzufrischen (refresh).




Bild 27: Blockschaltung des dyn. RAM U253D

Die Tabellen 11 und 12 geben einen Datenvergleich wichtiger Parameter dynamischer bzw. statischer RAM's. Sie zeigen insbesondere das bevorzugte 1Bit-Datenformat. Bei der Anwendung von RAM's in Mikroprozessor-Geräten ist das 4Bit-Format jedoch günstiger.

Тур	Speicher- kep. Bit	Anechluß- zehl	Zugriffe- zeit, µe	Betriebs- spannung,V	Techn,
8107	4K x 1	22	0,42	+5,-5,+12	NMOS
2107A	4K x 1	22	0,4	+5,-5,+12	NMOS
SN 81003	128		0,012	+5	ECL
2104	4K x 1	16	0,3	-5,+5,+12	NMOS
2107	4K x 1	22	0,3	-5,+5,+12	NMOS
2116	16K x 1	16	0,3	-5,+5,+12	NMOS
6006	4K x 1		0,190		NMOS
U253	1K x 1	18	0,48	-16,-19	PMOS

Tabelle 11: Datenvergleich dynamischer Lese-Schreib-Speicher (RAM)

Тур	Speicher- kapazität	Anschluß- zahl	Zugriffe- zeit, <i>j</i> ue	Betriebs- spannung,V	Techn.
1101	256 x 1	16	0,85	+5,-9	PMOS
8101	256 x 4	22	0,85	+5	NMOS
U202	1K x 1	16		+5	NMOS
CM 8001	256 x 1	16	1,5	+5,-9	PMOS
8155	2K x 1	40	0,45	+5	NMOS
2101	256 x 4	22	0,5	+5	NMOS
2102	1K x 1	16	0,35	+5	NMOS
2111	256 x 4	18	0,5	+5	NMOS
2125	1K x 1	16	0,075	+5	NMOS
3101	4 x 16	16	0,035	+5	STTL
<b>31</b> 07	256 x 1	16	0,060	+5	STTL
5101	256 x 4	22	0,45	+5	CMOS
8111	256 x 4	18	0,45	+5	NMOS
D181	16×1	14	0,050	+5	TTL

Tabelle 12: Datenvergleich statischer Lese-Schreib-Speicher (RAM)

#### 2.3. Mikroprozessor-E/A-Schaltkreise

Die Leistungsfähigkeit eines Mikroprozessors hängt in entscheidendem Maße von der Geschlossenheit der Systemkonzeption ab. Um den Mikroprozessor an die Einsatzbedingungen beliebiger Aufgaben anpassen zu können, ist es notwendig, neben Speichern auch Peripherie-Schaltkreise bereitzustellen /19/, /21/, /28/, /49/, /59/, /70/, /98/. Die wichtigsten Peripherie-Schaltkreise befinden eich in den Ein-Ausgabe-Schnittstellen. Eine Obersicht gibt Tabelle 13.

#### 2.3.1. DMA

Um den Datentransport vom peripheren Speicher in Ausgabekanäle und umgekehrt die Obernahme von Eingabedaten in den Speicher wesentlich zu beschleunigen, realisiert ein DMA-Schaltkreis (direct memory acces) den direkten Speicherzugriff /19/, /21/.
Während des direkten Datentransportes befindet eich die CPU im Wartezustand. Die gemeinsamen Busleitungen dienen als Rangierknoten. Der Z 80 - DMA enthält u. a. die Steuerung für vier Ein-/Ausgabekanäle mit Blocklängenzähler, Speicheradressen-Anzeiger und Kaskaden-Priorität.

#### 2.3.2. USART, \$10

Der Obergang von der parallelen Wortdaretellung im Mikroprozessor zur seriellen synchronen oder asynchronen Datenübertragung auf Leitungen wird mit USART-Schaltkreisen (universal synchronous/asynchronous receiver/transmitter) realisiert /19/, /21/. Sie stellen das Bindeglied zwischen dem B-Bit-Datenbus und der zwei-adrigen Obertragungsleitung dar. Da diese Schaltkreise programmierbar sind, lassen sie sich an unterschiedliche periphere Geräte leicht anpassen.

Der Z 80-SIO-Schaltkreis (serial input/output) gestattet den unmittelbaren Anschluß von Floppy-Disk-Geräten, Bildschirmen und. Fernschreibern. Neben dem bitseriellen Empfang und dem bitseriellen Obertragen enthält er die Paritätsbiterzeugung und -prüfung.

Тур	Funktionsbeschreibung
8212	8 Bit E/A-Tor mit Puffer und Multiplexer
8251	Programmierbare Serienschnittstelle für Synchron- und Asynchron-Betrieb
8255	Programmierbare periphere Schnittstelle mit 24 programmierbaren E/A-Anschlüßen (parallel)
Z80-PI0	Parallele Ein- und Ausgabe, Anschlüsse programmierbar
Z80-CTC	Zähler-, Zeitgeber-Schaltkreis von CPU eteuerbar, 4 Zeitkanäle
Z80-DMA	Direkter Datenkanal zwiechen Peripherie und Speicher
Z80-SI0	Serielle Ein- und Ausgabeschnittstelle, programmierb.
SDM850	Datenerfassungssystem für 16 Kanäle der analogen. Eingabe mit Multiplexer und D/A-Wandler für 12 Bit
SDM851	Wie SDM850, jedoch für 8 Differenzeingänge hoher Gleichtaktunterdrückung
RTI-1201	Ausgabesystem mit 4 analogen Ausgaben (I oder U) (Auflösung 12 Bit) für SBC 80
MP20	Eingabe-Hybrid-Periphal mit 16 analogen Eingängen mit 8 Bit Auflösung für 8080, 9080, 8085, Z80, SCIMP
MP21	Wie MP20, jedoch für 6800, 650 X und F8
RTE 1200	E/A-Subsystem mit 32 analogen Eingabekanälen von 12 Bit und 2 analogen Ausgabekanälen zu 12 Bit

Tabelle 13: Mikroprozessor-Peripherie-Schaltkreise und Module

Der SIO-Schaltkreis besitzt zwei vollständige Duplex-Serien E/A-Kanäle. Durch Kommandowörter der CPU ist er im Asynchron-betrieb jedem Übertragungsformat anpaßbar.

#### 2.3.3. PPI, PIO

Der häufigete Übergang vom Mikroprozessor in die Peripherie vollzieht sich bei der epeziellen Gerätetechnik in der parallelen Datendarstellung. Programmierbare Peripherie-Interface-Schalt-kreise, PPI (programmable peripheral interface), gestatten es, die Funktion ihrer Anschlußstifte durch das Mikroprozessorprogramm festzulegen /19/, /21/. Der Z 80-PIO (parallel input/output) enthält zwei TTL-kompatible 8-Bit-Tore für den parallelen Datenverkehr mit vollständiger Steuerung des Quittungsbetriebes. Zugleich ist eine programmierbare Interruptbearbeitung entsprechend den Zustandsbedingungen des peripheren Gerätes möglich.




Bild 28: Blockschaltung des Z 80-PIO

Die Blockschaltung nach Bild 28 zeigt den stark vereinfachten Aufbau des PIO-Schaltkreises. Die E/A-Tore A und B enthalten je:

- . ein 8Bit-Datenausgabe-Register,
- . ein 8Bit-Dateneingabe-Register,
- ein 2Bit-Betriebsarten-Register für die Festlegung der Aufgabe des Tores A bzw. B (1. Dateneingabe, 2. bidirektionale Dateneingabe/Datenausgabe im 8Bit-Format, 3. bidirektionale Dateneingabe/Datenausgabe im Einzelbit-Format ohne Quittungssignale),
- ein 2Bit-Maskierungs-Steuerregister,
- . ein 8Bit-Maskierungs-Register und
- . ein BBit-Ein/Ausgabe-Wahl-Register.

Die Betriebsarten-, Maskierungs- und die Maskierungs-Steuer-Register werden von der CPU geladen (programmiert).

Der Z 80-PIO enthält eine automatische Interrupt-Vektor-Erzeugung und Prioritätskodierung. Die Prioritätsfestlegung erfolgt nach Kaskadierungsprinzip (Kettenschaltung der Tore aller PIO-Schaltkreise.

#### 2.3.4. CTC

CTC (counter timer circuit)-Schaltkreise dienen als programmier-bare Zähler/Zeitgeber zur Ablaufsteuerung, Interrupt-Programm-Verschachtelung und als programmierbare Zeit-Normale von Mikro-prozessoren. Der Z80-CTC enthält vier unabhängige, programmierbare 8Bit-Zähler bzw. 16-Bit-Zeitgeber-Kanäle. Es können programmierbare Interrupts ausgelöst werden, wenn die Zähler einen vorgegebenen Wert erreicht haben.

#### 2.3.5. ADC, DAC

Die Analog/Digital- und Digital/Analog-Wandlung (ADC, DAC) ist eine grundlegende Voraussetzung zur analogen Signalverarbeitung mit Mikroprozessoren /22/. Es ist notwendig, unterschiedlichsten Anforderungen an die Wandlungsgeschwindigkeit (µs bis ms) und die Wandlungsbreite (8 ... 14 Bit) Rechnung zu tragen.
Die AD- und die DA-Wandlung kann sowohl in eigenständigen Modulen oder Schaltkreisen als auch mit Hilfe der Softwareunterstützung durch den Mikroprozessor realisiert werden.

In Verbindung mit Mikroprozessoren wurden voll kompatible Analogdaten-Erfassungssysteme entwickelt (data aquisition systems), die als periphere Mikroprozessor-Module alle Aufgaben der Signalverstärkung, Störsignalunterdrückung, Potentialtrennung, des Multiplexens, des Wandelns und der Datenpufferung übernehmen (Tabelle 13). Dabei können bei 8 bis 16 Kanälen Eingangsspannungen von 1 mV bis 10 V und Eingangsströme bis zu 20 mA verarbeitet werden. Ebenso liefern DA-Wandlermodule sowohl Spannungs- als auch Strom-Transport-Signale, wie sie in der mer-Technik üblich sind. In Sonderfällen sind Mikroprozessoren unmittelbar mit Analogkanälen ausgestattet.

Das Spektrum der AD-Wandlerverfahren ist sehr groß. Bild 29 zeigt eine Klassifizierung der Wandlerprinzipien nach den Merkmalen: Anzahl der zur Wandlung notwendigen Rechenschritte r (Wandlertakte) in Zuordnung zu der Anzahl der an der Wandlung beteiligten Normale h /22/.

In diesea Schema lassen sich alle Wandlerverfahren einordnen.

In der hochintegrierten Technik findet das Stufenwandlerprinzip (Wägeprinzip) die häufigste Anwendung (Hybrid-Schaltkreise). Eine nahezu vollständige Halbleiterblock-Integration ist nach dem Serienwandler-Prinzip möglich (z.B. charge balancing) da nur ein einziges Spannungsnormal als genaue Konstante benötigt wird.

## AD-Wandler

Nach Bild 29 haben die Verfahren folgende Wirkungsweise:

#### - Parallelwandler:

Das analoge Eingangssignal durchläuft in einem einzigen Takt so viele Komparator-Schwellwerte (Fenster), wie zur maximalen Auflösung benötigt werden. Durch eine Dekodierschaltung wird gleichzeitig das dazugehörige Binärwort ermittelt. Das Verfahren ist somit sehr schnell, aber auch aufwendig.




Bild 29: Klassifizierung der AD-Wandlungsprinzipien /22/

#### - Serienwandler:

Genau gespiegelt zum Parallelwandler kann ein einziges Normal so häufig gezählt werden, bis Analog- und Digitalsignal gleich sind. Damit ist dieses Verfahren am langsamsten. Der Aufwand ist jedoch sehr gering. Die Genauigkeit ist nicht durch das Zählverfahren beschränkt (Dual-Slope-, Quadro-Slope-, Charge-Balancing-Verfahren).

#### - Stufenwandler:

Einen nahezu optimalen Kompromiß in Wandlergeschwindigkeit, Wandlungsgenauigkeit und Aufwand stellt der Stufenwandler (Wägeprinzip) dar.

Beginnend mit dem größten Normal (Gewicht) werden nacheinander binär abgestufte Normale zur Kompensation mit dem Eingangsaignal hinzugezogen,

Ist mit dem kleineten, dem letzten Normal die Kompensation mit dem Eingangssignal erreicht, so steht das Binärwort zur Verfügung. Die Kompensation erfolgt nach dem Verfahren der sukzessiven Approximation.

#### - Parallel-Serienwandler:

Verwendet man die Komparatorgruppe des Parallelwandlers im ersten Takt mit der Bewertung 1, im 2. Takt mit der Bewertung 0,1 usw., so werden die Normale des ersten Taktes seriell wiederholt gebraucht bis aus der Überlagerung der Takte die Kompensation des analogen Signals erreicht ist.

#### - Erweiterter Serienwandler:

Werden in einem Zählvorgang erst große Normale gezählt (z.B. Hunderter), dann kleinere (Zehner, Einer usw.), so wird eine erweiterte Serienwandlung realisiert. Der Vorteil dieses Verfahrens liegt in der einfachen schaltungstechnischen Realisierung. Gegenüber dem reinen Zählverfahren tritt eine wesentliche Beschleunigung ein.

#### DA-Wandler

Im Gegensatz zur AD-Wandlung ist die DA-Wandlung ein eindeutiger Vorgang der gewichteten Zuordnung der Bits eines Binärwortes zu den entsprechenden analogen Anteilen des Gesamtsignals. Die wichtigste AD-Wandlungsmethode ist das Schalten von analogen Widerstands-Netzwerken (dualcodiert, BCD-Code, Kettenleiter-NW usw.). Bild 30 zeigt eine DA-Wandlung mit 8-Bit-Verarbeitungsbreite als analoge Mikroprozessor-Ausgabe-Einheit. Das analoge Signal steht als Ausgangsspannung ( $\mathbf{U}_{\mathbf{A}}$ ) und als Ausgangsstrom ( $\mathbf{I}_{\mathbf{A}}$ ) zur Verfügung.




Bild 30: 8 Bit-DA-Wandlung als Mikroprozessor-Ausgabe-Einheit

Ein Beispiel für die Verwendung des Mikroprozessors zur programmierten sukzessiven Approximation in der AD-Wandlung zeigt Bild 31. Dabei wird der DA-Wandler nach Bild 30 zur Kompensation mit den analogen Eingangssignalen  $\mathbf{E_1}$  bis  $\mathbf{E_8}$  verwendet. Welche Komparatorentscheidung  $\mathbf{B_0}$  ...  $\mathbf{B_7}$  im Mikroprozessor zur Steuerung des DA-Wandlers, also zur sukzessiven Approximation ausgewertet wird, entscheidet ebenfalls das Mikroprozessor-Programm.

Damit läßt sich zugleich sehr einfach die in Bild 31 gezeigte Multiplexer-Aufgabe zur Verarbeitung vieler Analogkanäle ( $\rm E_1$  bis  $\rm E_8$ ) realisieren.




Bild 31: 8-Kanal-8 Bit-AD-Wandler unter Verwendung eines Mikroprozessor-Programmes zur sukzessiven Approximation

Ein wesentlicher Vorteil dieses Verfahrens ist, daß mit der Wandlung Filterfunktionen (Mittelwertbildungen) und Signifikanztests zugleich durchgeführt werden könhen.

Tabelle 14 zeigt eine Übersicht der wichtigsten Parameter am Beispiel international weit verbreiteter AD- und DA-Wandler. Zwischen 8Bit-Wandlern und 16 Bit-Wandlern besteht ein Preisunterschied von 1 zu 10, so daß die Wandlerbreite eine sehr kostenkritische Kenngröße ist.

Ebenso sind DA-Wandler kostengünstig gegenüber AD-Wandlern, so daß es in nicht zeitkritischen Anwendungen zweckmäßig ist, den Mikroprozessor selbst in die AD-Wandlungsaufgabe mit Hilfe eines DA-Wandlers einzubeziehen.

Тур	Merkmal	Wortlänge in Bit	Code	Umsetz- zeit, jus	Linear. fehler	Betriebs- Spg., V	Sign <b>a</b> le		
D/A-Wandler									
DAC 70	sehr genau	12 - 16	Binär BCD	20100	0,05 0,5‰	<u>+</u> 15 + 5	± 2,5 V ± 10 V 02 mA		
MA 722	schnell	10 - 12	Binär BCD	0,2 - 20	0,52%	<u>+</u> 15 + 5	± 2,5 V ± 10 V 02 mA		
DAC 60	sehr schnell	8 - 12	Binër BCD	0,020,2	25‰	<u>+</u> 15 + 5	O5 mA		
A/D-Wendler									
ADC 100	sehr genau	1216	Binär BCD	220000	0,05 0,5‰	+ 15 + 5	<u>+</u> 10 V		
ADC 85	schnell	812	Binär BCD	110	0,52%	<u>+</u> 15 + 5	<u>+</u> 2 <u>+</u> 10 V		
ADC 60	sehr schnell	810	Binär BCD	0,052	25‰	<u>+</u> 15 + 5	<u>+</u> 2 <u>+</u> 10 V		

Tabelle 14: D/A- und A/D-Wandler-Schaltkreise und Module (angegebene Wandler sind repräsentative Beispiele)

# 3. Modulares Mikrorechner - System K1510

Das erste Mikrorechnersystem der DDR wird ab 1978 vom VEB Kombinat Robotron gefertigt /24/, /58/, /63/. Es verwendet den Mikroprozessor U 808 des VEB Funkwerk Erfurt als funktionsbestimmenden Teil. Der modulare Aufbau im EGS-System (Kartenformat 135 x 170 mm², direkte 90-polige Steckverbinder, Baugruppeneinheiten 480 x 160 x 240 mm³ mit Unibus für Karten und verschaltbar für Stromversorgungs-Module) ermöglicht einen flexiblen Einsatz in unterschiedlichsten Anwendungsfällen. Als Ergänzung zu den Modulen, die in einer Mikrorechner-Kassette zu einer Einheit zusammengefaßt sind, gehören zum System eigenständige Peripheriegeräte der Datenverarbeitung. Ebenso ist eine ausgebaute Software Bestandteil des Systems: Steuerprogramme, Ein-Ausgabe-Programme, Arithmetik-Standard-Programme, Cross-Aassembler (CRASS 4000 - K 1510), Cross-Aufbereitungsprogramm (CRAP 4000 - K 1510).

Eine Obersicht zu den Komponenten des Mikrorechner-Systems MRS K 1510 und der Anschlußgeräte zeigt Bild 32

## 3.1. ZVE K 2511, Zentrale Verarbeitungseinheit

Die Zentrale Verarbeitungs-Einheit (ZVE) enthält die CPU U 808, den Taktgenerator und Ergänzungselektronik.
Die Funktionegruppen verteilen sich auf zwei ZVE-Steckkarten (Bild 33).

ZVE-Steuerung: Dekoder,

Befehlsdekoder,

Adressenerweiterung,




Bild 32 Mikrorechner-System MRS K 1510 und Anschlußgeräte /63/

Interruptmaske, Interruptbehandlung, Steuerung (teilweise).

Entaprechend den Parametern der CPU U 808 hat die ZVE des K 1510-Systems folgende technische Kennwerte:

- Verarbeitungsbreite: 8 Bit parallel (1 Byte)

- Wortlänge der Befehle: 1, 2, 3 Byte

- Befehlszahl: 48

- Adressierbare Speicher: 16 K Byte

- Befehleausführungsdauer: 13,5 ... 49,5 μs

- Interruptleitungen: 8




Bild 33 : Blockstruktur der ZVE des K 1510-Mikrorechnersystems /24/

#### 3.2. ZVZ K 2011, ZVE-Zusatzeinheit

Die ZVZ-Karte ist eine ZVE-Zusatzeinheit mit 32 Byte-Kellerspeicher und Steuerlogik zur effektiven Interruptbehandlung. Der zusätzliche Kellerspeicher dient der Rettung der Inhalte der Universalregister und der Bedingungs-Flip-Flops der CPU U808D. Damit können erhöhte Interrupt-Anforderungen peripherer Geräte an die ZVE erfüllt werden.

## 3.3. PFS K 3810, Festwertspeicher

Die programmierbaren Festwertspeichermodule können auf vorhandenen Steckfassungen (24 polig, DIL) mit PROM's von 0,25 K Byte (1 x ROM z. B. 1702) bis zu 4 K Byte (16 x ROM) bestückt werden. Die Adressenstufung beträgt 2 K Byte.

## 3.4. OPS K 3510, Lese-Schreib-Speicher

Die Lese-Schreib-Speichermodule OPS dienen der Speicherung variabler Daten und Befehle. Die Karte Typ 051 8270 ist in Stufen von 0,25 K Byte bis max. 1 K Byte aufrüstbar (z. B. RAM 1101 A, CM 8001).

## 3.5. Anschlußsteuerungen

Zum flexiblen Anschluß verschiedener peripherer Geräte der Datenverarbeitung, Meßtechnik und Büromaschinentechnik enthält das Mikrorechnersystem folgende Anschlußsteuerungen (je eine Karte):

- ADA K 6010: Sif 1000 (daro),
- AFM K 8510: Fernschreibmaschine (S 1).
- ASV K 8511: V 24-Schnittstelle (S 2),
- ASI K 9210: SI 1.2 (Eingabe),
- ASI K 9211: SI 1.2 (Ausgabe),
- ABS K 7010: Bildschirmeinheit (BSE),
- ATA K 7011: alphanumerische Tastatur (TAS),
- ABD K 7012: Bedieneinheit (BDE),

- ABW K 6012: Blockdruckwerk daro 1132,
- DEI K 9212: Digitaleingabemodul (2 Karten, 1 x TTL, 1 x RGK 20),
- ASK K 5010: Kassettenmagnetbandgerät,
- ASD K 6012: Spaltendrucker,
- DAR K 9213: Digitalausgabemodul.

#### 3.6, STM Stromversorgung

Tabelle 15 gibt eine vollständige Übersicht der Stromversorgungs-Baugruppen. Ihre Unterbringung erfolgt in einer eigenen Strom-versorgungs-Baugruppeneinheit.

109				
Тур	u <sub>n</sub> /v	I <sub>n</sub> /A	Breite/mm	
STMK 0310,01	12,0 +- 3%	1,5	45/50	
STMK 0310,03	10,7 +- 3%	2,0	45/50	
STMK 0310,04	9 +- 3%	2,2	45/50	
STMK 0310,05	5 +- 3%	3,3	45/50	
STMK 0310,06	5 +- 3%	10	60/55	
NFIK 0311,	20 Einph.	4	45/45	
STMK 0312,01	60 +- 25%30%	0,08	45/45	
STMK 0312,02	2x60,0 +- 25%30%	2x0,08	45/45	
STZK 0312,03	.12,0 +- 3%	0,1	45/45	
STZK 0312,04	2x12,0 +- 3%	2x0,1	45/45	
STMK 0312,05	60 + 25% - 30% /12V +- 3%	0,08/01	45/45	
STMK 0316	24,0 +- 4V 2V		90/90	
STM 18,0/2,4	18,0 +- 45%15%	2,4	90/90	
STM 24,0/2,0-1	24,0 +- 10%15%	2,0	90/90	
STM 24,0/2,2-2	24,0 +- 45%15%	2,2	90/90	
STM 2x24,0/1,4	2x24,0 +- 45%15%	2x1,4	90/90	

AKMK 0315, mit: 5 +- 5% 5 ohne Netz: 2,1 + 10% -5% 5	150
--	-----

- STMK 0312,03/04 an K 0310,01 ... 05 anschließbar
- STMK 0312,01 ... 05 konstruktiv vereinigt mit S M/STZ K 0310
- STMK 0316 für daro 1132
- STM 18/24/24/2x24 für externe Geräte
- AKM 0315 übernimmt die Stromversorgung für den Operativspeicher OPS K 3512 bei Netzausfall

Tabelle 15 Stromversorgungs-Module des Mikrorechner-Systems MRS K 1510 /63/

 Eingabe-, Bedien- und Anzeige-Einheiten des Mikrorechnersystems K 1510

Zum Aufbau kompletter Mikrorechenanlagen enthält das K 1510-Syetem eigenständige Peripherie-Geräte:

- BSE K 7210:
  - Die Bildschirmeinheit dient als universelle Anzeigebaugruppe mit 8 Zeilen je 32 alphanumerischer Zeichen auf einem 31 cm Bildschirm.
- BDE K 7612:

Die Bedieneinheit wird vielfältig zur Testung von Programmen des K 1510-Systems bei der Inbetriebnahme, der Wartung und der Nutzung des Mikrorechners angewandt. Sie besitzt Anzeigeelemente für 4 Rechnerzyklen, 2 Rechnerzustände (Warten und Halt) und 14 Bit-Adressen bzw. 8 Bit-Daten. Mit Hilfe eines 14 Bit-Schalter-Registers können Adressen und Daten (Befehle) eingegeben werden.

- TAS K 7610;
  - Die Tastatur besitzt eine anpaßfähige Ausstattung:
  - Alphanumerische- und Sonderzeichen,
  - Ziffern und Sonderzeichen.

Sie kann in unterschiedliche Anwender-Bedienpulte oder Bedienschränke eingesetzt werden.

- EZU K 2012 Echtzeituhr (eine Steckkarte): Die Echtzeituhr dient zum Start und zur Steuerung von Anwenderprogrammen im Grundimpulsraster 1, 10, 100, 1000 ms einstellbar.

#### 3.8. Programme zum Mikrorechnersystem K 1510

Zum Leistungsangebot der Mikrorechner-Systemtechnik gehört neben der Bereitstellung der modularen Baugruppen auch die Nutzung umfangreicher Programmier-Hilfsmittel, die es gestatten, Anwenderprogramme sowohl auf universellen EDV-Anlagen als auch auf dem Mikrorechnersystem K 1510 selbst zu übersetzen und zu testen.

Tabelle 16 gibt eine Übersicht zu den vom Kombinat Robotron lieferbaren Programmen (MOS - maschinenorientierte Systemunterlagen). Darüberhinaus eind durchentwickelte Standardprogramme für häufig wiederkehrende Rechenoperationen verfügbar. Programme, die auf universellen EDV-Anlagen laufen, werden auch als Cross-Programme bezeichnet. Solche Rechner haben hierbei die Funktion des Wirts-rechners zur Entwicklung der Programme der Mikrorechner. Residente Programme auf Mikrorechnern zum Entwurf von Mikrorechnern werden auch als Basis-Software bezeichnet.

Wirtsrec	hner - Assembler- und Simulations-Programme für M	RS K 1510	
Name	Funktion ( Wirtsrechner - MOS )	Rechner	Speicher
CRAS 4000-K 1510	CROSS-ASSEMBLER:Makro-Assembler, symbolische Programmierung	R 4000, 4200,4201	16 K Worte
CRST 4000-K 1510	CROSS-Simulations- u.Test-System der Haupt- befehlsliste nach dem Assemblieren	R 4000, 4200,4201	16 K Worte
ASCO 4000 LAP 4200	CROSS-Korrektur-Programme unter Verwendung der R 4000-Software	R 4000 R 4200	16 K Worte
CRAP 4000-K 1510	CROSS-Aufbereitungssystem, Plattenorientiert mit CRAS, CRST, LAP	R 4000	32 K Wechselpl
CRAM 4200-K 1510	CROSS-Aufbereitungssystem, Magnetbandorientiert CRAS, CRST, LAP	R 4200, 4201	16 K Mag.band
CRAP 4200-K 1510	CROSS-Aufbereitungssystem, Plattenorientiert mit CRAM	R 4201	16 K Kassette
Residente Mik	rorechner – Assembler- und Test-Programme für MRS	K 1510	
Name	Funktion ( Basis - MOS )	RAM	PROM
BLAP - K 1510	EDITOR:Eingabe von Quellprogrammen, Streichen, Einfügen, Drucken, Dupl	0,75 K Byte	2 K Byte
BASS - K 1510	ASSEMBLER: Übersetzen, Binden, Testen, Ausgabe des Objektcodes	8 K Byte	×
BLAD - K 1510	LADER: Laden übersetzter Progr, vom Loch- band in RAM	х	0,25 K Byte
BTES - K 1510	TESTHILFEN: schrittweise Bearbeitung von Progr., Testpunkte, Speicher-Anzeigen	0,75 K Byte	2 K Byte
BMON - K 1510	MONITOR: Aufruf u. Steuerung von Progr.läufen, Verwaltung von Progr.	0,75 K Byte	4,5 K Byte
E/A MODULE	für Systembestand: Geräte-Bedienung, Inter- face-Kontrollen, Peripheriesteuerg.	1,5 K Byte	3 K Byte
	Add.,Subtr., Mult., Div., Betrag, Wurzel, sin, a		

Add.,Subtr., Mult., Div., Betrag, Wurzel, sin, arctan, Neg. Normalisieren, Transport, Konvertieren (1-,3 Byte Festkomma; Gleitkomma)

## 4. Modulares Mikrorechner-System K1520

Das Mikrorechnersystem MRS K1520 ist als konsequente Weiterentwicklung des Konzeptes K1510 zu verstehen /100/. Es ist ebenso modular aufgebaut, wobei jedoch das Kartenformat 215 x
170 mm² gewählt wurde. Die Verbindung zum Datenbus erfolgt über
zwei 58polige indirekte Steckverbinder. Der Anschluß peripherer Baugruppen geschieht über maximal drei 39polige indirekte
Stecker. Die Module sind in Kassetten steckbar untergebracht,
wobei der Uni-Bus 120 mm bzw. 240 mm Länge in gedruckter Rückverdrahtung besitzt. Die Anordnung der Module ist beliebig.
Die Stromvereorgung der Module erfolgt im allgemeinen durch
das Anwendergerät bzw. die Anwenderanlage.

Eine Obereicht zum K1520-Baugruppensortiment gibt Tabelle 17.

#### 4.1. ZRE K2521, Zentrale Recheneinheit

Die Zentrale Recheneinheit bildet mit dem NMOS-SGT-Mikroprozessor den Kern des Mikrorechner-Systems.

Zur optimalen Problemanpaesung besteht die ZRE aus vier Varianten im gleichen Kartenformat 215 x 170  $\,\mathrm{mm}^2$ .

Die technischen Kennwerte der Zentralen Recheneinheiten sind durch den Mikroprozessor festgelegt:

. Verarbeitungsbreite: 8 Bit (1 Byte),

, adressierbare Speicher: 64K Byte,

. E/A-Kanäle: 256, erweiterbar,

. Speicherkapazität einer ZRE-Karte: 1K Byte RAM, 4K Byte ROM, PROM,

. Signalpegel: Standard-TTL.

#### 4.2. OPS K3520, Operativ-Speicher

Der Operativspeicher ist ein Lese-Schreib-Speicher (RAM) für beliebige Daten. Die Leistungsfähigkeit ist durch den statiachen RAM U202D bestimmt: . Kapazität eines RAM U202D: 1K x 1 Bit,

. Kapazität der Karte: 4K x 8 Bit,

. Zugriffszeit: 530 ns.

Eine OPS-Karte enthält 14 RAM U202D.

#### 4.3. PFS K3820, Festwertspeicher

Der Festwertspeicher ist ein Nur-Lese-Speicher (ROM, PROM) für Programme und konstante Daten.

Die technischen Parameter des Festwertepeichers sind durch den maskenprogrammierbaren ROM U505D oder den EPROM U555D gegeben:

. Kapazität eines ROM/EPROM: 1K Byte

. Kapazität einer Karte: max. 16K Byte

. Zugriffszeit: 530 ns.

#### 4.4. OFS K3620, Operativ-Festwert-Speicher

Zur optimalen Anpassung an die Anwenderbedürfniese beim Entwurf apezieller Mikrorechnergeräte dient die kombinierte RAM-PROM-Platine. Sie enthält maximal 6K Byte PROM, stufbar um 1K Byte und 2K Byte RAM fest eingelötet.

#### 4.5. BVE K4120, Busverstärker

Der Datentransport über die Baugruppen-Rückverdrahtung hinaus kann durch den Leistungsverstärker BVE erfolgen. Damit lassen sich maximal 2,5 m Bus-Verlängerungsleitungen anschließen. Die Transportsignale entsprechen dem TTL-Pegel.

#### 4.6. ADA K6020, K6021, Anschlußsteuerung

Die Peripherie-Module ADA ermöglichen den Anschluß externer Geräte, insbesondere:

\$

- . Lochbandleser daro 1210,
- . Lochbandstanzer daro 1215 und
- . Kassettenmagnetbandgerät daro 1250.

Dabei enthalten die ADA-Module unterschiedliche Anschlußmöglichkeiten:

- . K6020 für einen Eingabekanal und zwei Auegabekanäle,
- . K6021 für zwei Eingabekanäle und einen Auegabekanal.

Die Interface-Schnittstelle entspricht dem Standard SIF daro 1000, KME3-Pegel, max. 20 m Kabellänge.

#### 4.7. BDE K7622, Bedieneinheit

Die Bedieneinheit dient zu allgemeinen Service-Zwecken für den Mikrorechner K1520. Der Anschluß an die ZRE erfolgt über max. 3 m Kabel.

Bez,	Тур	Funktion
ZRE	K2521	Zentrale Recheneinheit, 4K Byte Speicher, Echtzeituhr, Taktgen.
ZRE	K2522	Zentrale Recheneinheit, 4K Byte Speicher, Echtzeituhr
ZRE	K2523	Zentrale Recheneinheit, 4K Byte Speicher, Taktgenerator
ZRE	K2524	Zentrale Recheneinheit, 4K Byte Speicher
OPS	K3520	Operativepeicher max, 4K Byte
PFS	K3820	Festwertspeicher max. 16K Byte
OFS	K3620	Operativ-Festwertsp. max. 8K Byte
BVE	K4120	Busverstärker TTL-Pegel
ADA	K6020	Peripherie-Geräte-Anschluß 1E/2A
ADA	K6021	Peripherie-Geräte-Anschl, 2E/1A
ABD	K7022	Anachlußat, Bedieneinheit BDE
OPS	K3525	Operativapeicher-Erweiterung
ASV	K8521	Anschlußst, für V-24 Interface
AVP	K8522	Anschlußet, für paralleles und serielles Interface
ABT	K7020	Anschlußst, für Bildschirm und Tastatur
AFD	K5021	Anschlußst, für Folienspeicher
PPĒ	K0420	PROM-Programmiergerät für U555D
BDE	K7622	Bedieneinheit des MRS K1520

Tabelle 17: Obersicht zum Modul- und Baugruppen-Konzept des Mikrorechner-Systems K1520

## 5. Entwicklungsmethodik von Mikroprozessor - Geräten

Mit der Bereitstellung von Mikroprozessor-Schaltkreisen vollzieht sich ein grundlegender Wandel in den Methoden des Entwurfes von elektronischen Geräten. Während es für die klassische Schaltungstechnik charakteristisch war, die Funktion eines Gerätes durch eine starre, d. h. nach dem Entwurf unveränderliche Schaltung festzulegen, bestehen nun außerordentlich flexible Möglichkeiten der Funktionsbestimmung mit Hilfe entsprechender Programme. Damit kann ein und dieselbe schaltungstechnische (hardware) Lösung sehr unterschiedlichen Aufgaben funktionell (softwareseitig) angepaßt werden.

In der klassischen Schaltungstechnik spielte der rechnergestützte Schaltungsentwurf keine dominierende Rolle. Beim Entwurf von Mi-kroprozessorgeräten beliebiger Art ist der Einsatz von Rechenautomaten zur Geräteentwicklung von vornherein unumgänglich. Gleichrangig neben der elektronisch-gerätetechnischen Konzipierung, Entwicklung, Konstruktion und Erprobung eines Gerätes steht nun die rechentechnische Aufgabe, die funktionellen Eigenschaften durch eine problemangepaßte Programmierung zu bestimmen. Auf der Ebene der Programmierung vollzieht eich der gleichartige Prozeß des Suchens, Findens, Verwerfens und Optimierens von Lösungen, wie es auch in der traditionellen Schaltungstechnik unumgänglich war. Damit wird von der Rechentechnik eine ähnlich operative Arbeitsweise verlangt, wie es bei Laborgeräten, z. B. Oszillographen, Digitalvoltmetern usw., möglich ist.

Entsprechend hat sich die rechentechnische Entwicklungsmethodik vom Einsatz verfügbarer Rechenanlagen als "Wirterechner" für den Entwurf von Mikrorechnern rasch weiterentwickelt zu Mikrorechner-Entwicklungsplätzen, die alle Laboranforderungen des Dialogbetriebes vereint mit dem Komfort universeller Rechenanlagen in optimaler Weise erfüllen.

Hinzu kommt, daß Mikrorechner-Entwicklungsplätze die on-line-Kopp-

lung der zu entwickelnden Mikroprozessor-Geräte gestatten und damit den Geräteentwurf unter Echtzeitbedingungen erlauben. Das ist eine entscheidende Voraussetzung für eine erfolgreiche und effektive Entwurfsarbeit, da die zu schaffende Software mit der Hardware des Gesamtgerätes in unmittelbarer Wechselwirkung arbeiten muß /28/, /29/, /30/, /31/, /32/, /33/, /34/, /35/.

#### 5.1. Mikroprozessor-Programmiersprachen

Entsprechend der Anzahl von Befehlen eines Mikroprozessors unterscheidet sich seine Leistungsfähigkeit. Jeder Befehl hat elementaren Charakter. Es eind Instruktionen, die durch das Bitmuster eines oder mehrerer Maschinenworte repräsentiert werden. Das heißt, Mikroprozessoren sind selbet nur in Maschinensprache programmierbar. Um die langen und praktisch nicht merkfähigen Bitmuster symbolisch zu beschreiben, wurden Kurznamen (Kürzel) für jeden Befehl eingeführt. Die Maschinensprache ist damit im mnemotechnischen Code formuliert. Zu jedem Bitmuster eines Befehls gehört ein Name (Mnemonic). Programme, die so geschrieben sind, können mit Hilfe eines Assemblerprogramme in ein Bitmuster übersetzt und zum Gesamtprogramm gebunden werden. Das heißt, aus einem Quellprogramm entsteht ein Objektprogramm.

#### 5.2. Assemblieren von Quellprogrammen

Zum Assemblieren von Quellprogrammen können universelle Rechenanlagen eingesetzt werden (Wirtsrechner). Mit dem Übersetzen von Mnemonics und Dezimalzahlen lassen sich gleichzeitig Testaufgaben realisieren, so daß formale (syntaktische) Programmierfehler ausgewiesen werden.

Zugleich übernimmt ein Assemblerprogramm das Ersetzen symbolischer Adressen durch absolute Speicherplatzadressen des Mikroprozessors. Er bindet (assembliert) somit Einzelprogrammteile zum Gesamtprogramm.

Assemblerprogramme, die auf universellen Wirtsrechnern laufen, werden als Cross-Assembler bezeichnet. Es ist jedoch auch möglich, alle Assemblerfunktionen auf Mikrorechnern selbst durchzuführen. Dazu werden dann überwiegend residente Programmeysteme verwandt, die speziell für diese Aufgabe angepaßt eind. Makrossembler enthalten anwenderorientierte, komplexe Befehle oder gestatten ihre Definition (z. B. Arithmetikbefehle). Der Makrossembler AMP 8008 /31/ enthält folgende Leistungen:

- Obersetzen der Befehle des Quellprogrammes,
- Umwandlung symbolischer Adressen,
- Definition von Makrobefehlen,
- Obersetzung von Makrobefehlen,
- Erkennung formaler Fehler,
- Vereinbarung von Speicherbereichen,
- Aufruf externer Unterprogramme,
- Steuerung des Lietenausdruckes (Protokoll).

Für Mikroprozessor-Geräte, die in größerer Stückzahl gefertigt werden sollen, besitzt die Assembler-Programmierung die größte Effektivität (Speicherbedarf und Rechenzeit am Mikroprozessor).

#### 5.3. Simulation von Mikroprozessor-Programmen

Um die Funktionstüchtigkeit übersetzter Anwenderprogramme für den vorgesehenen Mikroprozessor und dessen Ein-Ausgabe- und Bedienperipherie zu testen, muß der Programmeblauf in der richtigen Befehlsfolge am Wirtsrechner simuliert werden /30/, /31/, /33/, /34/. Der zeitliche Programmablauf ist hier naturgemäß wesentlich langsamer als am Mikroprozessor. Zugleich ist die Art der Maschinenabläufe des Wirtsrechners absolut nicht vergleichbar mit der Original-Bitmuster-Verarbeitung des Mikroprozessor-Gerätes. Das bedeutet, daß die Aussagen der Simulation nur bedingt verwertbar eind. Für die Simulation von Mikroprozessor-Programmen ist entscheidend, daß der Wirtsrechner den Dialogbetrieb ermöglicht, so daß an beliebiger Stelle unterbrochen werden kann.

Register und Speicherinhalte müssen leicht überprüfbar sein. Zugleich muß der Wirtsrechner alle externen Bedieneingriffe des künftigen Mikroprozessor-Gerätes ermöglichen.

#### 5.4. Compilieren von Mikroprozessor-Programmen

Eine immer größere Rolle wird in der künftigen Mikroprozessortechnik die Anwendung höherorganisierter Programmiersprachen spielen, da sie eine wesentliche Steigerung der Arbeitsproduktivität bei der Entwicklung von Anwenderprogrammen ermöglichen /32/,/34/. Dieser Tendenz kommt die wachsende Leistungefähigkeit der Mikroprozessor-Schaltkreistechnik etark entgegen. Die Vorteile solcher Programmiersprachen wie PL/M sind:

- hohe Programmiereffektivität,
- Nutzung vorhandener Programmsysteme,
- universelle Programmkompatibilität,
- leichte Erlernbarkeit.

Die Effektivität höherer Programmiersprachen wird aber erst dann voll wirkeam, wenn sie selbst eine möglichst große Anzahl mikroprozessor-gerechter Makrobefehle beinhaltet.

# 5.5. Ablauf der Mikroprozessor-Programmierung mit Hilfe eines Wirtsrechners

Der Mikroprozessor-Geräteentwurf beginnt mit einer normalen Problemanalyse. Ihr folgt die Problemformulierung in rechentechnischautomatenspezifischer Form als Programmablaufplan (Flußdiagramm) (Bild 34).

Die eigentliche Programmierung kann direkt im Maschinencode, in Assemblersprache oder in Compilersprache erfolgen. Nach dem Übersetzen, Testen, Korrigieren, Binden und Simulieren mit dem damit verbundenen Optimieren des Programmes wird ein Lochstreifen im Objektcode ausgegeben. Mit diesem Lochstreifen werden im Regelfall löschbare Festwertspeicher (EPROM's) programmiert. Erst nach

vollständiger gerätetechnischer Teatung der Programme und relativ großer Fertigungs-Stückzahl wird ein Steuerlochstreifen zum Hersteller der eigentlichen ROM's geliefert, der im letzten Maskenschritt in der Fertigung die Programmierung der Festwertepeicher realisiert.




Bild 34: Programmentwicklung von Mikroprozessor-Geräten auf einem Wirtsrechner

5.6. Mikroprozessor-Geräteentwicklung mit Hilfe eines Mikrorechner-Entwicklungssystems

Die Entwicklung von Mikroprozessor-Geräten mit Hilfe von Wirtsrechnern besitzt den Vorteil des Komforts, der universellen Rechentechnik, aber den entscheidenden Nachteil, daß es nicht möglich ist, Echtzeitabläufe mit den Original-Mikroprozessorinstruktionen (Bitmustern) zu testen.

Einen entscheidenden Durchbruch in der Entwicklungsmethodik von Mikroprozessor-Geräten erreichte man mit der Bereitstellung weitgehend universeller Mikrorechner-Entwicklungssysteme /36/, /37/. Bild 35 zeigt den Blockaufbau eines Mikroprozessor-Geräte-Entwicklungsplatzes. Der untere Block umfaßt einen komfortablen Mikrorechner mit einer universellen Ausstattung zum Dialogbetrieb, Kern dieses Mikrorechners ist der Hauptprozessor (Master-CPU). Er erfüllt alle Aufgaben einer Zentraleinheit in einer Rechenanlage. Zugleich ist er jedoch Dispatcher des Folge-Prozessors (Slave-CPU), dessen Aufgabe es ist, den künftigen Prozessor des Anwendergerätes (oberer Block) zu emulieren.




Bild 35: Aufbau eines Mikroprozessor-Geräte-Entwicklungssystems

Unter Emulieren (Nachahmen) versteht man dabei einen höheren Grad der Abbildung des Originals als es für eine Simulation notwendig ist, indem die Originalzeit und die Original-Bitstruktur der Befehle des künftigen Mikroprozessor-Gerätes mit abgebildet werden. Damit muß der Slave-Prozessor dem Master-Prozessor nach Möglichkeit weitestgehend ähnlich sein. Zu einer optimalen Ähnlichkeit gehört die gleiche Verarbeitungsbreite, ein aufwärtskompatibler Befehlsvorrat des Masters und die Signalkompatibilität zwischen Master und Slave.

Zu Beginn der Entwicklungsarbeit besteht das zu entwickelnde Gerät praktisch nur aus einem Gefäß mit mindestens dem Steckverbinder für den CPU-Platz mit den Anschlüssen an den Systembus des Original-Mikroprozessors.

Mit einem 1:1-Adapter wird dieser Platz an den Emulations-Prozes- «
sor angeschlossen (adaptiert), Sämtliche Funktionen des künftigen
Gerätes sind somit software- und hardware-seitig zu emulieren. Man
spricht daher auch von einer Schaltungs-Emulation (in circuitemulation), Alle Aktivitäten analog zur Entwicklung von Mikroprozessor-Geräten mit Hilfe eines Wirtsrechners eind vom Mikrorechner zu erfüllen. So werden auch alle Speicherfunktionen eimuliert,
da das Anwendergerät noch keine ROM\*s enthält.

Mit der Entstehung des Anwendergerätes werden immer mehr Aufgaben vom Gerät selbst und dessen Emulationsprozessor wahrgenommen, bis in permanenter Wechselwirkung zwischen Hard- und Software das neue Gerät entstanden ist.

Leistungsfähige Entwicklungssysteme /36/, /38/ besitzen eine dialogorientierte Peripherie-Ausstattung:

- Display mit alphanumerischer Tastatur,
- Floppy-Disk-Speicher,
- Emulations-Adapter,
- PROM-Programmiergerät.

Dazu gehört eine geschlossene Entwicklungssoftware, die sowohl als residente als auch als Cross-Software zur Verfügung steht.

Da Mikrorechner-Entwicklungssysteme im Vergleich zu EDV-Anlagen sehr preisgünstig sind, besitzen sie für den Mikroprozessor-Geräteentwurf eine grundlegende Bedeutung.

# 6. Anwendung von Mikroprozessoren zur Automatisierung von Prozeßabläufen

"Mikroprozessoren gestatten es, daß die Informationsverarbeitung unmittelbarer Bestandteil unterschiedlichster Geräte und Einrichtungen wird. Während die bisherige Automatisierungsgeräte- und -anlagentechnik überwiegend zentralisiert aufgebaut wurde, bestehen nun alle Voraussetzungen, vollständig dezentralisierte Konzepte zu verwirklichen /39/ bis /48/, /53/ bis /56/, /90/, /94/, /95/, /100/, /101/.

#### 6.1. Allgemeine Mikroprozessoranwendungen

Die Automatisierung der Informationsverarbeitung ist eine generelle Aufgabe bei nahezu beliebigen Einrichtungen. Damit erhält der Begriff "Automatisierung" eine wesentlich erweiterte Bedeutung und zugleich eine Massenbasis.

Eine Analyse der bisherigen oder unmittelbar bevorstehenden Mikroprozessor-Anwendungsbeispiele verdeutlicht das große Spektrum /41/, /100/ u.a., des Mikroprozessor-Einsatzes:

- Rechentechnik/Datenverarbeitung:
  - . Mikrorechner,
  - . Mikrorechnersysteme,
  - . intelligente Terminals,
  - . programmierbare Handrechner,
  - . Tischrechenmaschinen,
  - . MikroprozeBrechner,
  - . Datenkonzentratoren,
  - . Magnetbandsteuerung,
  - . Buchungsautomaten,
  - . automatische Schreibmaschinen,
  - . Klarschriftlesegeräte,
  - . Abrechnungsgeräte/-kassen,

- . Preisrechenwaagen,
- . Datenerfassungseinrichtungen,
- . Mikrorechner Experimentier- und Lehrautomaten,
- . Mikrorechner-Entwicklungssysteme.

#### - Automatisierungstechnik:

- , Mikroprozessor-Regler,
- , programmierbare Steuerungen,
- . Prozeßeteuergeräte,
- . Werkzeugmaschinensteuerungen (numerisch, nichtnumerisch),
- . Plastmaschinensteuerung,
- . Antriebs-Regelungen/Überwachung,
- . Automatik-Manipulatoren,
- . Industrieroboter,
- . dezentralisierte Prozeßregelaysteme,
- . Fertigungsüberwachung und -steuerung.

#### - Medizintechnik:

- . EKG-und EEG-Auswertegeräte,
- . automatische Patientenüberwachung,
- . Beatmungsautomaten,
- . Blutanalyseautomaten,
- . Patienten-Dateien,
- . Diagnosegeräte,

#### - Wissenschaftlicher Gerätebau:

- . Mikroprozessor-Koordinatographen,
- . Elektronenstrahlmikroskopie,
- . kernphysikalische Geräte,
- . Laborautomatisierung,
- . Transientrecorder.

#### - Nachrichtentechnik:

- . automatische Vermittlungssteuerung,
- . Radarsteuerung und -auswertung,
- . Datenfernübertragung,
- . Navigationssysteme,

. Programmierbare Telefone.

#### - Konsumgüter:

- . Programmierbare Waschmaschinen,
- . Programmierbare Herde,
- . Fernsehspiele,
- . Programmierbare Plattenspieler,
- . Taschenrechner,
- . Spielautomaten.

#### - Verkehretechnik/KfZ-Technik:

- . Zugsteuerung,
- . Ampelsteuerung,
- . Aufzugssteuerung,
- . Gleis-Stellwerksteuerung,
- . Abstandsrader am KfZ,
- . Zündsteuerung an Motoren,
- . Bordrechner in Flugzeugen und Schiffen,
- . Tanketellen-Rechner.

#### - Landmaschinentechnik:

- . Mikroprozessorgesteuerte Sämaschinen,
- . Futtermischwerksteuerung,
- . Erntequtsortieranlagen.

#### - Meßtechnik:

- . Oszillographensteuerung,
- . Signalanalysatoren,
- . Spektralanalysatoren,
- . Gaschromatographen,
- . Meßwertklassiereinrichtungen,
- . Programmierbare Prozeßwaagen,
- . AD- und DA-Wandler.

6.2. Mikroprozeesor-Prozeß-Kopplung zur analogen Informationeverarbeitung /25/, /90/

Die wesentlichste Leistung von Mikroprozessoren liegt in der programmierbaren Informationsverarbeitung. Beim Übergang vom Prozessor zum speziellen Prozeß des Anwendergerätes ist stets eine meß-, stell-, bedien- und anzeigeseitige Koppelelektronik nötig.

Bild 36 zeigt zwei grundsätzliche Formen der Prozeßankopplung bei der analogen Signalverarbeitung. Im oberen Block werden sämtli-che Signale über AD- und DA-Wandler im Mikroprozessor verarbeitet, während im unteren Block digital steuerbare Analogmodule ale Rechenwerte dienen, deren Eigenschaften vom Mikroprozessor gesteuert und optimiert werden.




Bild 36: Grundstrukturen zur analogen und hybriden Mikroprozessor-Signalverarbeitung

Bild 37 zeigt den Aufbau einer einfachen hierarchischen Prozeßregeleinrichtung, in der über Führungs-Prozeßrechner dezentralisierte Mikroprozessorregler (DDC, direct digital control) die analoge Signalverarbeitung unmittelbar realisieren. Diese Konzeption
ist in zwei Formen realisierbar:

- . Regler im geechlossenen ProzeBrechner-Systemverband, in dem die Mikroprozessor-Regler als dezentralisierte Basissinheiten des Gesamtsystems eingeordnet sind (Bsp. TDC 2000, /46/, /90/) und
- . autonome Regler im Inselbetrieb mit eigenem Gefäßsystem, eigener Stromversorgung und unabhängiger Signalverarbeitung (Bsp. K1510-Mehrkanal-Mikroprozessor-Regler /101/). Dabei ist die Koppelbarkeit zu zentralen Prozeßrechnern ebenfalls möglich, aber nicht Voraussetzung.




Bild 37: Dezentralisiertes Mikroprozessor-Regler-Konzept




Bild 38 K 1510 - Mehrkanal - Mikroprozessor - Reglers Module des

Der Aufbau von Mikroprozessor-Reglern im Inselbetrieb ist weitgehend von den zugrunde gelegten Mikroprozessor-Schaltkreisen
abhängig. Grundsätzlich bleibt jedoch das modulare Konzept zur
unterschiedlichen Ausstattung eines Reglers erhalten. Im Bild
38 ist der modulare Aufbau eines K1510-Mehrkanal-MikroprozessorReglers gezeigt (Labormuster) /101/.

Die Ausstattung der Module bei Anwendung leistungsfähiger Mikroprozessor-Systeme /19/, /64/ ist weitgehend unabhängig von der konkret auszuführenden Funktion.

Erst die Zusammenstellung unterschiedlicher Module legt die Anwendungs-Orientierung fest.

Bild 39 zeigt den struktureller. Aufbau eines Mikrorechner-Moduls auf der Basis des Z80 (ECB/C, /64/) im Kartenformat 160 x 100 mm<sup>2</sup>.




Bild 39: Modul eines dezentralisierten Regler Prozeßrechner-Netzwenkes

Die Karte enthält neben dem Prozessor einen Parallel E/A-Schaltkreis (PIO) mit zwei programmierbaren Toren A und B, einen universellen Serien E/A-Schaltkreis (USART) mit anschließendem 20 mA-Leitungstreiber, 1K-Byte-ROM/PROM für residente Programme (z. B. Betriebssystem), 1/4K-Byte-RAM für flexible Daten sowie Adreß-Daten- und Steuerbus-Puffer zur flexiblen Systemerweiterung.

#### 6.3. Entwicklungstendenzen automatisierter Prozesse

Automatisierte Prozesse unterschiedlichster Art besitzen durch den Einsatz von Mikroprozessor-Geräten und Mikrorechnern immer stärker folgende Merkmale:

- wachsende Prozeßkomplexität,
- zunehmende Teilautonomie,
- hierarchisches Zusammenwirken von Teilprozessen zu Gesamtprozessen.
- körperliche und funktionelle Einheit von Prozeß und Automat,
- Herausbildung "intelligenter" Prozesse,
- problemorientierte Programmierbarkeit der Prozesse,
- wachsende Adaptions- und Lernfähigkeit,
- automatische Selbstüberwachung, Funktions- und Fehlerdiagnostik.

Diese Merkmale setzen sich tendentiell stark differenziert und über unterschiedliche Zeiträume von der Gegenwart bis zu Prognosezeiträumen immer mehr durch.

Eine wichtige Basis dafür ist durch die hoch- und ultrahochintegrierte Schaltkreistechnik gegeben.

In automatisierten Prozessen steigt demit der Anteil der Prozeßdatenverarbeitung überproportional an. Sie gehorcht nach /55/ folgenden Entwicklungstendenzen:

- verstärkte Arbeitsteilung von Groß-, Mittel-, Klein- und Mikrorechnern.
- Kommunikationsorientierung der Klein- und Mikrorechner im Verbundaystem von Rechner-Netzwerken mit Mittel- und Großrechnern,

- wachsende Bedeutung der Software vom problemorientierten mikroprogrammierten Objekt-Code bis zu komfortablen Programmiersystemen zur Mensch-Maschine-Kommunikation,
- wachsende gegenseitige Abhängigkeit von Prozessen und dazugehörenden Prozeßrechnerstrukturen,
- wachsende Bedeutung der Kopplungsformen Prozeßrechner und Prozeß (Prozeß-Meßtechnik, Stelltechnik, Anzeige- und Registriertechnik).

### 7. Mikrorechner - Termini

integrated circuit интегральная схема, ИС

herdwere microprocessor. MP

asynchronous de-

vice

synchronous device

clock

clock stete

central processing

unit, CPU

arithmetic and logical unit ALU

технические устройства микропроцессор, МП асинхронный формирова-

тель

синхронный формирователь

синхросигнал

Генератор синхросигналов

состояние

центральный процессорный элемент. ШЭ

арифметико-логическое устройство, АЛУ

control unit

register

registers and arith-регистровсе и арифме-

metic and logic

unit RALU bus

deta bus address bus control bus

channel

huffer input/output-port.

I/O-port

input/output-chip

I/O-chip

multiplexer interface

mein storege

peripheral

усройство управления, УУ

регистр

тико-логическое

устройство, РАЛУ

шина данных адресная шина шина управления

канал

шина

буферный регистр, БР канал входа/выхода

устройство входа/вы-

хода. УВВ

мультиплексор, МЛК интерфейс внешнего устройства, ИВУ

главная память working register setpadoчие регистры

периферииное устроиство

integrierter Schaltkreis

Hardware, Technik Mikroprozessor, MP esynchrone Einheit

synchrone Einheit

Takt

Taktgeber Zustand

zentrale Verarbeitungseinheit, ZVE, CPU

Rechenwerk, ALE (arithmet, log, Einheit) ALU

Steuerwerk, SW

Register

Register und Arithmetik-Logik-Einheit

Bus

Datenbus Adressbus Steuerbus Kanal ouffer

Eingabe-Ausgabe-Tor. E/A-Tor

Eingebe-Ausgebe-Beustein

Multiplexer

Schnittstelle, Anpassungsschaltung, Interface

Arbe**itss**peicher Arbeitsregistersetz Peripheriegerat

135 software программные средства Software, Programme program программа Programm routine прерванная программа Unterprogramm background program фоновая программа Hintergrundprogramm рабочая программа Arbeitsprogramm working program microprogram микропрограмма Mikroprogramm source program исходная программа Quellprogramm user progrem программа пользователя Anwenderprogramm problem oriented problemorientierte алгоритмический язык Sprache lenguage source language входной язык Quellensprache programming language язык программирования Programmieraprache assembly language язык ассемблера Assemblersprache Meschinensprache machine language машинный язык управляемый микропро-Mikroprogrammiermicroprogrammability граммно barkeit Programmablauf D888 проход програ**ммы** вложение программ Schachtelung nesting interrupt прерывание Programmunterbrechung запрос на прерывание, interrupt-request Unterbrechungsenforситуация прерывания derung Code, Kode code KOI кодировать verschlüsseln encode mnemonic code мнемонический код mnemoniacher Code data ланные Deten binery digit, bit бит binare Informationseinheit. Bit word length длина слова Wortlänge format формат Forma t operand операнд Operand operation Operation операция instruction Befehl, Instruktion команда instruction set Befehlsvorrat список команд

обработка дажных data processing Datenverarbeitung multiprocessing мультипроцессорная Multiprozessorsystem system система

ЭВМ для трансляций от- Wirtsrechner

ладки, сборки программ и

host-computer

моделирования микропроцессоров

time-sharing Zeitschachtelung прерывание времени Quittungsbetrieb handshaking режим утверждения Echtzeitbetrieb real time procesобработка в реальном sing масштабе времени Entwicklungssystem computer developвычислительная система ment system на базе микрокомпъютеров для разработки математического обеспечения и испытания технических средств с возможностью непосредственного диалога operating system Betriebssystem операционная система loader Leder программа загрузки. загруэчик editor Editor программа-редактор assembler Assembler ассемблер cross sasembler Cross-Assembler кросс-ассемблер resident assembler Resident-Assembler автоассемблер compiler Compiler интерпретатор, транс-ЛЯТOD Cross-Unterstützung cross-support вспомогательное средство для имитации микрокомпъртеров debugging отлалка программы на Fehlersuche und -beseitigung ВХОДНОМ ИЛИ СИМВОЛИЧЕском языке error correction EC корректура недостатков Fehlerkorrektur error detection ED Fehlererkennung поэнание недостатков monitor ионитор Monitor simulation моделирование Simulation emulation Emulation Эмуляция incircuit emulator Schaltkreisemulator эмулятор внешних схем one word instruction команда из одного слова Ein-Wort-Befehl multiword instrucкоманда из нескольких Mehrwortbefehl tion СЛОВ Leerbefehl no-operation inпустая операция struction NOOP machine instruction машинная команда Meschinenbefehl microinstruction микрокоманда, МК Mikrobefehl cycle time время цикла Zvkluszeit

обращение

Zugriff

8CC 088

access time throughput read time write time execution time address addressing modes

addressing direct addressing relative addressing

immediate addressing indexing label loop <u>jump</u>

conditional jump nessecary jump jump conditions brenching error masking erese

accumulator, A temporary storage

flag flag register indexregister, IR decoder

instruction register регистр команд, РК instruction counter programcounter. PC stack

stack pointer compatible

время обращения производительность время выборки время записи киненкопив кмедв

адрес

способы адресаций

алресация

прямая адресация

относительная адресация индексная адресация

клеймо бант переход

индицировать

условний переход безусловный переход условия перехода разветвляться **HEMOCTATOR** маскирование

стирать

аккумулятор. А временной регистр. ВР

триггер признака флажковый регистр индексный регистр. ИР дешифратор, логика

преобразования

счётчик команд программный счётчик стек. стековая память

указатель стека. УС

совместимый

Zugriffeseit Durchsats Lenezeit Schreibzeit Ausführungsseit

Adresserungsarten

Adresse

Adressierung direkte Adressierung relative Adressierung unmittelbare Adressieindexieren, indizieren

Merke. Zeichen

Schleife Sprung

bedingter Sprung unbedingter Sprung Sprungbedingungen

verzweigen Fehler Meskierung löschen

Akkumuletor, A temporares Register Bedingungs-Flip-Flop

Flagregister Indexregister. IR

Dekoder

Befehlsregister Befehlszähler Programmzähler

Stapelspeicher, Kellerspeicher

Stapelzeiger kompatibel

parallel operation seriel microcomputer. MC three-state register digital computer

large scale integration, ISI

storage, store. memory storage capacity storage architectureорганизация накопителя internal storage external storage data storage program storage static memory

dynamic memory

refresh volatile

random access memory RAM

read only memory

electrically alterable read only memory EA ROM

erasable programmable read only memory E PROM (REPROM)

clear

параллельная операция последовательная операция serielle микрокомпъртер. МК DEFNCTD C TDEMS COCTOSnarnh

цифровая вычислительная машина, ЦВМ

большая интегральная схема. БИС

запоминающее устройство, ЗУ. накопитель информационная емкость

внутреннее ЗУ внешнее ЗУ накопитель данных программный накопитель ЗУ статического типа

ЗУ динамического типа

регенерация

не сохраняющий информацию при снятии напряже-RNH

ЗУ с произвольным порядком выборки, оперативное ЗУ, ОЗУ

постоянное запоминающее устройство. ПЗУ

электрически программируемое ПЗУ, ППЗУ

перепрограммируемое ПЗЎ со стиранием инфор-MILIN

затушить

parallele Arbeitsweiz Mikrorechner, MR 3-Zustandsregister

Digitalrechner

hochintegrierter Scheltkreis, LSI

Speicher

Speicherkapazität Speicherorganisation interner Speicher externer Speicher Datenspeicher Programmepeicher statisches Speicherelement

dynamisches Speicherelement Auffrischen flüchtig

Speicher mit wehlfreiem Zugriff, Operationsapeicher

Nur-Lese-Speicher Festwertspeicher

elektrisch umprogrammierberer Festwertspeicher

mit UV-Licht löschbarer und elektrisch programmierbarer Festwertspeicher **EPROM** löschen

programming logic erray, PLA

direct memory access, DMA

additional logic

modem terminal kev-board

teletype, TTY

floppy disk

cathode ray tubeterminal, CRT-terminal

cartridge

k1t

программируемое логическое устроиство, ПЛУ

канал прямого доступа к памяти

дополнительная логика

модем

периферийное устройство

клавишный пульт

стартстопный телеграфный аппарат, СТА

дисковый накопитель данных

терминал с дисплеем, электронно-лучевая трубка, ЭЛТ

кассета для магнитной

ленты

ставной модуль

programmierbare logische Einheit. PLA direkter Speicher-

zugriff, DMA Zusetzlogik

Modulator + Demodulat.

Datenendgerät Tastatur

Fernschreiber

Datenspeichergerät mit Folienspeicher Detensichtstation

Magnetbandkassette

Bausatz

# 8. Erklärungen von Begriffen der Mikrorechentechnik

#### - Mikroprozessor:

Zentraleinheit eines Mikrocomputers, enthaltend Steuerwerk und Rechenwerk, evtl. Speicherwerk, meistens auf einem Halbleiter-chip.

#### - Takt:

Bei "Synchronmaschinen" erfolgen die Operationen in einem festgelegten Zeitraster, dem Takt.

#### - Rechenwerk:

Teile der Zentraleinheit, in denen arithmetische und logische Operationen vorgenommen werden.

#### - Steuerwerk:

Teile der Zentraleinheit, die die Ausführung sämtlicher Befehle veranlaßt und kontrolliert.

#### - Register:

Schneller, kleiner Zwischenspeicher, meist in der CPU, z. B. Akkumulator, Indexregister, Pufferregister usw.

#### - Bus:

Dateneammelschiene, an die mehrere Einheiten gleichzeitig angeschlossen sind, die durch Adressierung aufgerufen werden.

#### - Datenbus:

Bus zur Obertragung der Daten. Die Anzahl der Leitungen ist gleich der Anzahl der Bit's pro Wort (typisch: 4, 8, 16).

#### - AdreBbus:

Bus zur Übertragung von Adressen. Die Anzahl der Leitungen entspricht dem maximal adressierbaren Speicherbereich (typ. 16 Bit für 64K Speicherplätze).

#### - Steuerbus:

Bus zur Übertragung von Steuer- und Kontrollsignalen (Sammelleitungen).

#### - Kanal:

Eine Verbindung, über die Daten gesandt oder empfangen werden können (Tor).

#### - Puffer:

Speicher zur kurzzeitigen Informationespeicherung, z.B. zum Ausgleich unterschiedlicher Verarbeitungsgeschwindigkeiten miteinander arbeitender Einheiten.

#### - Eingabe-Ausgabe-Baustein:

Realisiert Datenfluß vom oder zum Mikroprozessor zur oder von der Peripherie.

#### - Multiplexer:

Realisiert das aufeinanderfolgende Übertragen mehrerer Signale auf einen einzigen Kanal.

#### - Schnittstelle:

Elektronische Schaltung, die zwei Geräte oder Bausteine einander anpaßt (Interface).

#### - Arbeitaspeicher:

Relativ schneller Speicher für Programm und Zwischenergebniese,

#### - Akkumulator:

Regieter mit der zusätzlichen Möglichkeit der binären Addition, Resultatregister.

#### - Temporäres Register:

Hilfsregister bei ALU-Operationen, nicht durch Befehle ansprechbar.

#### - Bedingungs-Flip-Flop:

Zeigt einen bestimmten erreichten Zustand nach einer ALU-Operation an, z. B. Obertrag.

#### - Indexregister:

Register, dessen Inhalt vor oder während der Ausführung eines Befehls zum (oder vom) Adreßoperand addiert (oder subtrahiert) werden kann.

#### - Befehlsregister:

Register, das den Befehl zum Zwecke der Ausführung speichert.

#### - Befehlezähler:

Register, in dem die Speicheradresse des nächsten zu bearbeitenden Befehls steht, Programmzähler.

#### - Schachtelung:

Verschachteln von Unterbrechungen bzw. mehrere ineinander verschachtelte Unterprogramme innerhalb des Hauptprogramms.

# Programmunterbrechung: (extern auegelöste) Unterbrechung eines Programmes und Bearbeitung eines vorbereiteten Unterprogramme, nach dessen Abarbeitung die Bearbeitung des unterbrochenen Programms fortgesetzt wird.

#### - Mnemonischer Code:

Alphanumerische Abkürzungen für Befehle; maschinenspezifische Sprache, die in die Maschinensprache übersetzt werden muß; Kürzel.

#### - Wortlänge:

Bitreihe, die als eine Einheit angesehen wird , z. B. 4, 8, 16 ... Bit.

#### - Format:

Anordnung von Daten, Adressen oder Befehlen.

#### - Operand:

Gegenstand einer Anweisung oder eines Befehls; ein Operand wird meistens durch den Adreßteil eines Befehls identifiziert.

#### - Operation:

Aktion, die durch einen Rechnerbefehl festgelegt ist.

#### - Befehl:

Anweisung an den Rechner zur Ausführung einer Operation; die Anweisung.

#### - Befehlsvorrat:

Gesamtheit der Befehle, die ein Rechner "versteht"; bestimmt die Leistungsfähigkeit eines Mikrorechners

#### - Software:

Umfaßt die vom Rechnerhersteller bereitgestellte Systemsoftware, die eine Programmentwicklung ermöglicht und vereinfacht und die Anwendersoftware, die zur Lösung eines speziellen Problems durch den Anwender zu erarbeiten ist.

#### - Programm:

Befehlsfolge, die vorgesehen ist, um ein bestimmtes Ergebnis zu erzielen.

#### - Unterprogramm:

Programm, das Teil eines anderen Programmes sein kann und im Verlauf eines Hauptprogrammes mehrfach durchlaufen wird, aber nur einmal gespeichert ist.

#### - Hauptprogramm:

Eigentliches Programm, in dem Unterprogramme aufgerufen werden können.

#### - Mikroprogramm:

Kein Programm eines Mikrorechners, sondern Maschinenoperationen durch die Maschinenbefehle gebildet werden.

#### - Quellprogramm:

Rechnerprogramm, das in der Quellensprache (Assemblersprache, höhere Sprache...) geschrieben ist und in den Maschinencode übersetzt werden muß.

#### - Anwenderprogramm :

Spezialprogramm, das ein Anwenderproblem behandelt.

#### - Problemorientierte Sprache:

Rechnerunabhängige Sprache, die auf bestimmte Problemarten spezialisiert ist, z. B. COBOL (kaufmännische Probleme), ALGOL (mathematische Probleme).

#### - Quellensprache:

Programmiersprache, die in die Maschinensprache übersetzt werden muß.

#### \_ Assemblersprache:

Maschinennahe und maschinenspezifische Programmiersprache.

#### - Maschinensprache:

Rechnerabhängige Sprache, die vom Rechner direkt verstanden wird, Bitmuster.

#### - Mikroprogrammierbarkeit:

Eigenschaft eines Rechners, Befehle über Mikroprogramme zusammensetzen zu können.

# - Multiprozessorsystem:

Rechnersystem mit mehreren CPU's.

#### - Wirterechner:

Klein- oder Großrechner, der mit Hilfe von Cross-Software die Erstellung und Testung von Mikrorechnerprogrammen ermöglicht.

## - Entwicklungseystem:

Rechnersystem und dazugehörige Systemsoftware zur Erstellung und Testung von Mikrorechnerprogrammen.

## - Betriebsaystem:

Programmpaket, das die Bearbeitung von Programmen durch den Rechner ohne menechliche Hilfe ermöglicht.

## - Lader:

Hilfeprogramm eines Rechners zum Einlesen und Abspeichern von Programmen.

## - Editor:

Hilfsprogramm, das es ermöglicht, über ein Eingabegerät Zeichen innerhalb eines Datenblockes einzufügen oder zu entfernen.

## - Assembler:

Programm zur Übersetzung eines in der Assemblersprache geschriebenen Quellprogramme in den Maschinencode.

## - Cross-Assembler:

Assembler, der auf einem Großrechner lauffähig ist, diesen \*kreuzt\*.

## - Resident-Assembler:

Assembler, der auf dem Mikrorechner selbst lauffähig ist, stationär gespeichert ist.

#### - Compiler:

Programm, das ein in einer höheren Programmiersprache geschriebenes Programm in die Maschinen- oder Assemblersprache übersetzen kann.

#### - Monitor:

Organisationsprogramm, dient im wesentlichen der Kommunikation des Menschen mit dem Mikrorechner; ist Bestandteil von Ent-wicklungssystemen.

## - Rechner-Simulation:

Darstellen funktioneller Eigenschaften eines physikalischen oder abstrakten Systems durch allgemeine Rechenprogramme.

## - Rechner-Emulation:

Nachbildung eines Systems durch ein anderes, so daß das nachgebildete System die gleichen Daten enthält, die gleichen Programme ausführt und die gleichen Ergebniese erzielt wie das nachzubildende System (Datenbreite, Echtzeit).

## - Incircuit - Emulator:

System, welches einen Mikroprozessor funktionell, elektrisch und mechanisch nachbilden kann; die Verbindung wird mittels Stecker und Sockel erstellt.

### - Durcheatz:

Mittlere Anzahl von Operationen, die ein Rechner je Zeiteinheit leistet.

## - Adressierungearten:

Art und Weise der Festlegung bzw. der Ermittlung der Adresse einer Speicherstelle.

# - Direkte Adressierung:

Die Adresse in einem Befehl weist unmittelbar auf die gewünschte Speicherzelle hin.

## - Indizierte Adressierung:

Die Adresse wird mittels des Inhaltes des Indexregisters vor oder während der Ausführung eines Befehls modifiziert.

# - Relative Adressierung:

Die Adresse wird mittele einer Zahl gebildet, die die Differenz zwischen der absoluten Adresse und der Basisadresse angibt.

## - Unmittelbare Adressierung:

Der zu adressierende Operand ist im Befehl mit enthalten.

#### - Indizieren:

In Rechnern verwendete Methode der Adreßmodifizierung mittels eines Indexregisters.

## - Marke:

Zeichen zur Identifizierung einer Anweisung oder eines bestimmten Datenwortes in einem Computerprogramm,

## - Schleife:

Folge von Befehlen, die wiederholt durchgeführt wird, bis eine Abbruchbedingung erfüllt ist.

## - Sprung:

Abweichung von der normalen Befehlsfolge in einem Programm.

## - Bedingter Sprung:

Ein Sprung, der ausgeführt wird, wenn im Programmverlauf bestimmte Bedingungen erreicht sind.

## ~ Unbedingter Sprung:

Ein Sprung, der auf jeden Fall, unabhängig von Bedingungen, ausgeführt wird.

# - Stapelspeicher:

Register zur Speicherung von Informationen in der Weise, deß die zuletzt empfangenen Daten zuerst wieder ausgegeben werden.

## - Stapelzeiger:

Register, in dem die Stapelspeicheradresse gespeichert ist, die auf den zugängigen Speicherplatz des Stapelspeichers hinweist.

## - Bidirektional:

Übertragung von Daten auf einer Leitung kann in beide Richtungen erfolgen.

# - Speicherkapazität:

Maß für die Anzahl der Worte, die vom Speicher aufgenommen werden können.

### - Datenspeicher:

Speicher, in dem allgemeine Daten gespeichert sind (beim Mikro-computer meist RAM, gelegentlich ROM).

## - Programmapeicher:

Speicher, in dem ausschließlich Programme gespeichert eind (beim Mikrocomputer meist ROM).

#### - RAM:

Speicher, aus dem jede Information gelesen werden kann, wobei die Adresse willkürlich gewählt werden kann, außerdem können in diesen Speicher beliebige Informationen eingeschrieben werden.

#### - ROM:

Halbleiterepeicher, der in der Fabrik mittels einer kundenspezifischen Metallisierungsmaske mit einem festen, nicht mehr änderbarem Programm programmiert worden ist.

#### - PROM:

Halbleiterspeicher, mit festen Programmen, der nur gelesen werden kann und der vom Anwender elektrisch programmiert werden kann, der Speicherinhalt kann dann nicht mehr geändert werden.

#### - EPROM:

Nur-Lese-Speicher, der elektrisch programmierbar und durch UV-Licht löschbar ist.

#### - EAROM:

Nur-Lese-Speicher, der elektrisch löschbar und wieder programmierbar ist.

## - Direkter Speicherzugriff:

Dabei können periphere Geräte auf den Arbeitsspeicher zugreifen, ohne den Umweg über die CPU gehen zu müssen; während des DMA wird die CPU gesperrt; es lassen sich große Mengen von Daten ein- und ausgeben.

# - Modulator + Demodulator (Modem):

Gerät, das über nachrichtentechnische Einrichtungen übertragene Signale moduliert und demoduliert.

## - Datenendgerät:

Ort in einem System oder Kommunikationsnetzwerk, an dem Daten ein- oder ausgegeben werden können.

## - Folienspeicher:

Schnelles, billiges, externes Speichermedium mit wahlfreiem Zugriff, bei dem die Information auf einer rotierenden Magnet-folienscheibe gespeichert ist (Floppy disk).

# 9. Literaturverzeichnis

- /1/ Steeger, O.:
  Die Durchführung der Beschlüsse des IX. Parteitages der
  SED auf dem Gebiet der Elektrotechnik
  6. ZK-Tagung der SED, 1977
- /2/ Khambata, A. J.:
  Einführung in die Mikroelektronik
  VEB Verlag Technik Berlin 1966
- /3/ Folberth, Bleker:
  Grenzen der digitalen Halbleitertechnik
  n t z 1977 H. 4
- /4/ Köhler, E.:
  Entwicklungsbestimmende Faktoren für die Halbleitertechnik und Mikroelektronik nach 1980
  Soz. Rationalisierung 6 (1977) H. 7
- /5/ Gabrecht, K.; Stein, K.-U.:

  Möglichkeiten und Grenzen der Großintegration
  Funktechnik 32 (1977) H. 6
- /6/ Paul, R.:

  Mikroelektronik gestern, heute, morgen

  Nachrichtentechnik-Elektronik 27 (1977) H. 8
- /7/ Kühn, E.; Schmied, H.:
   Integrierte Schaltkreise
   VEB Verlag Technik, Berlin 1972
- /8/ Möschwitzer, A.:

  Elektronische Halbleiter-Bauelemente

  Informationselektronik, VEB Verlag Technik, Berlin 1973

- / 9/ Teichmann, J.: I<sup>2</sup>L-Schaltungstechnik rfe 26 (1977) H. 8
- /10/ Trompter, H.:

  CCD: Ladungegekoppelte Bauelemente

  Nachrichtentechnik-Elektronik 27 (1977) H. 6
- /11/ Huse, H.:
  Die I<sup>2</sup>L-Technologie und ihre Anwendung
  Elektronik 1976 H. 2
- /12/ Fuchs, H.:
  7. Mikroelektronik-Kongreß
  msr 20 (1977) H. 6
- /13/ Landgraf-Dietz, D.:
  Depletion-Transistoren für MOS-Logikschaltungen
  Nachrichtentechnik-Elektronik 27 (1977) H. 8
- /14/ Köhler, E.:

  Zueammenhang zwischen Scheibendurchmesser, Chipfläche,

  Integrationsgrad, Ausbeute und Kostenanteil bei LSI-Schaltungen

  Nachrichtentechnik-Elektronik 27 (1977) H. 8

1

- /15/ Wallmark, J. T.:
  Fundamental Physical Limitations in Integrated Electronic Sircuits
  Solid State Devices 1975 No 25
- /16/ Faggin, F.:

  The Future of Microelectronics and Microcomputers

  Weltkongreß Elektrotechnik 1977 Moskau, Tagungsbericht
- /17/ Dirks, Ch.; Krinn, H.;
  Microcomputer
  Berliner Union, Stuttgart 1976

- /18/ Mikroprozessoren
  Elektronik-Sonderausgabe, Franzis-Verlag München 1977
- /19/ Blomeyer-Bartenstein:
  Ein neues Mikrocomputer-Konzept
  Elektronik 22 (1976) Nr. 11
- /20/ Mikrocomputer
   Elektroniker-Sonderausgabe 1975 Fachschriftenverlag,
   Aargauer Tagblatt
- /21/ Gößler, R.:
  Ein/Ausgabe-Bausteine für Mikroprozessoren
  Elektronik 1976 H.
- /22/ Roth, M:
  AD-und DA-Wandler
  in Philippow, Taschenbuch der Elektrotechnik in 6 Bänden, Bd. 3
  VEB Verlag Technik Berlin
- /23/ Smolow, W. B.:

  Mikroelektronische AD- und DA-Wandler (russ.)

  Isd. Energija, Leningrad 1976
- /24/ Betriebsdokumentation des Mikrorechnersystems K 1510
  Dokumentation des VEB Komb. Robotron Dresden, 1977
- /25/ Roth, M.; Schweigel, E.; Grubba, K.; Kahlert, H.: Generationswechsel in der analogen Automatisierungs-Gerätetechnik
  21. Int. Wise. Koll. TH Ilmenau 1976
- /26/ Intel MCS Microcomputer Set
  Users Manual Fa\_Intel (USA) 1973

- /27/ Stranzky, R.:

  Anwendungsuntersuchungen hochintegrierter Schaltkreise
  Dipl.-Arb. TH Ilmenau, Sektion TBK 1975
- /28/ Mierau, W.; Lindner, S.:
  Technik der Mikrorechner
  rfe 26 (1977) H. 17 fortlaufend
- /29/ Kretzschmar, J. G.;
  Gestaltung des Ein-Ausgabesystems von Mikrorechnern
  Soz. Rationalisierung 6 (1977) H. 7
- /30/ Reiher, Th.:
  Ein Mikroprogrammaufbereitungssystem auf der Basis
  des U 808
  Soz. Rationalisierung 6 (1977) H. 7
- /31/ Programmentwicklungssystem für den Mikroprozessor U 808 Informationsblatt der TH KMSt, Sektion Automatisierungstechnik 1976
- /32/ Werner, D.:
  Programmieren von Mikrorechnern
  Rechentechnik, Datenverarbeitung 6/1976
- /33/ Werner, D.:

  Besonderheiten der Programmierung von Mikrorechnern
  Nachrichtertechnik-Elektronik 27 (1977) H. 2
- /34/ Koch, G. R.:
  Stand und Trends der Programmierung von Mikroprozessoren
  Elektronik 1977 H. 1
- /35/ Keller, D.; Weise, K. D.:
  Mikroprozessoren
  Wies. Inf. und Berichte Nr. 5, 1977
  Komb, Robotron ZfT Dresden

- /36/ SME 800 Firmenunterlagen Siemens-AG 1976
- /37/ Jossifow, W.:

  Programmierung für Mikroprozessoren

  Dipl.-Arb. TH Ilmenau, Sektion TBK 1977
- /38/ Z 80 Entwicklungssystem
  Firmenunterlagen Mostek, Wien 1977
- /39/ Kriesel, W.:

  Mikrorechner neue Bausteine für die Automatisierung
  die Technik 32. Jg. 1977, H. 5
- /40/ Kriesel, W.:

  Mikrorechnereinsatz in der Automatisierungstechnik
  die Technik 32. Jg. 1977, H. 6
- /41/ Fritzsch, W.; Meyer, G.:
  Mikroprozessoren, Mikrorechner und Mikrorechnersysteme
  Elektrie 1977/H. 4
- /42/ Schmidt, G.:
  Erfahrungen mit dem Einsatz von Mikroprozessoren bei
  Entwurf und Realisierung von Steuer- und Regelgeräten
  Tagungsbericht 21. IWK der TH Ilmenau 1976
- /43/ Pillmann, W.; Zagler, W.:
  Digitale Regelungen mit Mikroprozessoren
- /44/ Birck, H.:
  Ein digitaler Regler auf Mikrorechner-Basis
  Elektronik 1976 H. 4
- /45/ Liebich, W.:

  Mikroprozessoren und Mikrorechner

  in Philippow, Taschenbuch der Elektrotechnik in 6 Bänden.

  Bd. 4 1978, Verlag Technik Berlin

- /46/ TDC 2000, Dezentrales Regelsystem
  Firmendokumentation Honeywell, Washington 1976
- /47/ Fuchs, H.; Korner, E.:

  Auswirkungen der Mikroelektronik auf die Automatisi
  rungstechnik
  Soz. Rationalisierung 6 (1977) H. 7
- /48/ Töpfer, H.; Kriesel, W.; Fuchs, H.:
  Automatisierungsgeräte/Mikroprozessoren
   Entwicklungstendenzen
  WGMA-Tagung Nov. 1976
- /49/ NN
  Mikroprozessor-Schaltkreise 8080
  Firmendokumentation Siemens, München 1977
- /50/ Abraham, W.; Pfeiffer, V.:
  Entwurf spezieller Prozessoren zur Realisierung digitaler
  Steueralgorithmen
  Vortrag 7. Arbeitstagung Entwurf von Schaltsystemen
  ZKI Dresden, März 1978
- /51/ N. N.:

  Programmierbare Steuerungen

  VDI-Bericht Nr. 163, VDI-Verlag Düsselderf
- /52/ NN

  Darstellung industrieller Steuerungen mit Hilfe von Steuergraphen

  ZKI-Information 2/1977, ZKI Dresden
- /53/ Abraham, W.; Pfeiffer, V.:

  Rechnerstrukturen zur Realisierung digitaler Steuerungen
  Z. elektrische Inform. Energietechnik, Leipzig 7(1977)
  S. 400 403

/54/ Jetter, H.:
Programmierbare Steuerungen
JSW 15, Berichte aus dem Institut für Steuerungstechnik der
Werkzeugmaschinen und Fertigungseinrichtung der Universität
Stuttgart, Springer Verlag 1976

/55/ Fritzsch, W.:
Anlagenstrukturen und Steuerungskonzepte mit Mikroprozeßrechnern
mar 20 (1970) H. 12

/56/ Katzarow, St.:

Mikroprozessorgesteuerter Lehrautomat auf der Grundlage elektronischer Module

Dissertation TH Ilmenau, TBK 1977

/57/ Schneider, H. G. (Heg.):
 Entwurf mikroelektronischer Schaltungen
 Akademie-Verlag, Berlin 1976

/58/ Dawidczak, S.; Weise, K. D.:
Mikrorechnersystem robotron K 1510
msr 20 (1977) H. 12

/59/ NN:
Mikroprozessoren, Mikrorechner
Literaturinformation des VEB Kombinat Robotron (ZfT)
Dresden \*77

/60/ Diesser, K.-H.; Möschwitzer, A.:
Elektronische Parameter von MOS-Transistoren mit kleinen
Abmessungen
Nachrichtentechnik-Elektronik 28 (1978) H. 1

- /61/ Albrecht, W.; Gross, W.:
  Fortschritte der bipolaren digitalen Schaltungstechnik
  rfe 26 (1977) H. 23/24
- /62/ Roth, M.; Geidel, K. D.;
  Mikroprozessor-AD- und-DA-Wandler
  Multiplexer und Datenanpaßsysteme
  msr 21 (1978) vorauss, H, 11
- /63/ NN:
  Mikrorechnersystem K 1510 Systembeschreibung
  Firmendokumentation 1977, VEB Kombinat Robotron, ZfT
  Dresden
- /64/ H.-P. Blomeyer Bartenetein:
  Mikro Computer Technik
  Ing. W. Hofacker GmbH Verlag München, 1977
- /65/ Rhein, D.:
  Eigenschaften und Anwendungsgebiete mikroelektronischer
  Speicher
  KDT-Tagung Suhl, Nov. 1977, Mikroelektronik, Bd. 45
- /66/ Nicoud, J. D.:

  Microprocessor Zilog Z 80: Hardware and Software

  Micro Scope II (1977) N. 9
- /67/ Friebel, W.; Roloff, H.; Schiller, H.; Vogt, H.:
  Programmierung von Mikroprozessoren
  RA 182, VEB Verlag Technik Berlin 1978
- /68/ Kanton, D.:
  Mikroprozessorsysteme
  RA 183, VEB Verlag Technik Berlin 1978
- /69/ Schneider, H. G. (Hrsg.):
  Entwurf mikroelektronischer Schaltungen
  Akademie-Verlag, Berlin 1976

- /70/ Siebert, H. P.:

  Dae 8-bit-Mikrocomputer-Konzept M 6800

  Elektronik 1974, H. 10
- /71/ NN:
  Applikation Mikrorechner
  Kombinat VEB Funkwerk Erfurt 1977
- /72/ Baranowski; Stryjski; Mikroprogramowanie WSI, Zielona Gora 1976
- /73/ /89/ russischsprachige Literatur
- /90/ Korner, E.:
  Anwendung von Mikroprozessoren in der Prozeßsteuerung
  Rationalieierung durch Elektrotechnik/Elektronik
  KDT-Tagung Suhl 1977, Tagungsband 44
- /91/ Höhne, M.:
  Der Mikroprozessor U 808 D
  rfe 26 (1977) H. 5
- /92/ NN:

  RFT-Information Zentrale Verarbeitungseinheit U 808 D
  Firmendokumentation Komb. FW Erfurt 1977
- /93/ Cimander, W.; Mierau, W.:
  Integrierte Schaltungstechnik aus automatentheoretischer
  Sicht
  Fernmeldetechnik 17 (1977) H. 4
- /94/ Cimander, W.; Winter, W.:

  Mikroprozessoren in der Fernsprechvermittlungstechnik
  Fernmeldetechnik 18 (1978) H. 1

- /95/ Zaremba, J.:

  Mikroprozeasoren und Mikrorechner

  Fernme] detechnik 18(1978) H. 1 fortlaufend
- /96/ Meiling, W.:
  Einige Tendenzen in der Entwicklung und Anwendung von
  Mikroprozessoren und Mikrorechnern
  Nachrichtentechnik 27(1977) H. 1
- /97/ Eckhardt, D.:
  Gerätetechnik der Mikroprozeßrechner Schaltungstechnik
  hochintegrierter Schaltkreise und Mikroprozessoren
  Elektric 31(1977) H. 9
- /98/ NN:
  MCS 85 Handbook
  Intel-Firmenschrift 1977
- /99/ NN:
  Mikrocomputer 77/78 Handbuch
  Zilog/Kontron Firmenschrift 1977
- /100/ Roth, M.; Zink, H.;

  Konzeption, Aufbau und Wirkungsweise eines MehrkanalMikroprozessor-Reglers

  Vortrag zur Tagung TH Magdeburg, April 1978
- /101/ NN:
  Mikrorechnersystem K 1520 Systembeschreibung
  Firmendokumentation 1978, VEB Kombinat Robotron

- /73/ Якубайтис, Э.А.; Баумс, А.К.:
  Достижение и проблемы микропроцессорны средств
  Академия наук Латвийской ССР
  2-ое Всесовзное совещание, изд. "Зинатие", Рига 1977
- /74/ Emerc:
  "3лектроника C 5.0I и C 5.II"
  CCCP Mockba, Emorr 1977
- /75/ Розенфельд, Д.Ха:
  Разработка программного обеспечения для микропроцессоров 8080 А.
  "Электроника", 1976 № 20, ст. 36-42
- /76/ Золотовский, В.Е.: Цифровая интегрирующая структура для моделирования уравнений в частных поизводных. "Автоматика и вычислительная техника", 1976 № 2, ст. 86-91
- /77/ Вальков, В.М.; Ильюшенко, Ю.М.: Цифровые интегральные схемы, микропроцессоры и микро-ЗВМ.И.
  "Советское радио". 1977
- /78/ м.м.
  "И<sup>2</sup>-Л-микропроцессор"
  "Электроника", 1975, №3
- /79/ N.N. Микропроцессоры. "Электроника". 1976. № 8.
- /80/ Смолов, В.Б.:
  Микроэлектронные цифро-аналоговые и аналого-цифровые преобразователи информации Л.,
  "Энергия", 1976
- /81/ Баумс, А.К.; Гуртовцев, А.Л.; Зазнова, Н.Е.: Микропроцессорные средства. Академия наук Латвийской ССР издательство "Зинатие", Рига 1977

- /82/ Альтман:
  Перспектива применения однокристальных микропроцессоров.
  "Электроника", 1974, т. 47, № 8
- /83/ Быстродействующий И<sup>2</sup>л микропроцессор. "Электроника", 1974, т. 47, № 26
- /84/ Давидов:
  Микропроцессоры и сокращение производственных затрат.
  "Электроника", 1974, т.47, № 14
- /85/ Замори, 3.; Ососков, Г.А.; Хорват, А.: О вычислительной мощности микропроцессоров "Автометрия", 1976, № 5
- /86/  $\text{N}^2$ Л-схемы: современное состояние и перспективы. "Электроника", 1976, т. 49, # 6
- /87/ Микропроцессор для управления производственными процессами.
  "Электроника", 1974, т. 47, № 13
- /88/ Микропроцессоры. "Электроника". 1976. т. 49. № 8
- /89/ Булей, Г.: Микропрограммирование. Москва 1973.

Impressum: 2. erweiterte Auflage 1978

Wiss. Zeitschrift und Herausgeber:

KDT Hochschulsektion TH Ilmenau C DDR 1978

Druckgenehmigung: S 459/78

Redaktionelle Bearbeitung und Gestaltung: M. Roth, N. Hirt Druck: Stein- und Offset-Druckerei Gehren

EVP: 12,-- M

Der Nachdruck des hier publizierten Beitrages bedarf der Genehmigung durch die Redaktion und ist nur mit Quellenangabe gestattet. Anfragen werden direkt an die Redaktion erbeten.